ZUT - Polska Rama Kwalifikacji / Rok 2019/2020 / Wydział Informatyki / Informatyka (N1) / Sylabus przedmiotu

Wydział Informatyki - Informatyka (N1)

Sylabus przedmiotu Akceleracja obliczeń:

Informacje podstawowe

Kierunek studiów	Informatyka
Forma studiów	studia niestacjonarne	Poziom	pierwszego stopnia
Tytuł zawodowy absolwenta	inżynier
Obszary studiów	charakterystyki PRK, kompetencje inżynierskie PRK
Profil	ogólnoakademicki
Moduł	—
Przedmiot	Akceleracja obliczeń
Specjalność	Inżynieria komputerowa
Jednostka prowadząca	Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny	Piotr Dziurzański <Piotr.Dziurzanski@zut.edu.pl>
Inni nauczyciele	Magdalena Szaber-Cybularczyk <Magdalena.Szaber@zut.edu.pl>, Mirosław Łazoryszczak <Miroslaw.Lazoryszczak@zut.edu.pl>
ECTS (planowane)	3,0	ECTS (formy)	3,0
Forma zaliczenia	zaliczenie	Język	polski
Blok obieralny	7	Grupa obieralna	1

Formy dydaktyczne

Forma dydaktyczna	KOD	Semestr	Godziny	ECTS	Waga	Zaliczenie
laboratoria	L	7	18	1,5	0,50	zaliczenie
wykłady	W	7	18	1,5	0,50	zaliczenie

Wymagania wstępne

KOD	Wymaganie wstępne
W-1	Technika cyfrowa
W-2	Architektura systemów komputerowych
W-3	Programowanie 2

Cele przedmiotu

KOD	Cel modułu/przedmiotu
C-1	Nabycie umiejętności sprzętowej akceleracji obliczeń z wykorzystaniem Vivado HLS.

Treści programowe z podziałem na formy zajęć

KOD	Treść programowa	Godziny
laboratoria
T-L-1	Zapoznanie z Vivado HLS	2
T-L-2	Tworzenie akceleratorów z wykorzystaniem bibliotek Vivado HLS C	2
T-L-3	Tworzenie akceleratora sprzętowego dla systemu opartego na Microblaze CPU z wykorzystaniem AXI-Lite	2
T-L-4	Zastosowanie Xilinx AXI Central DMA Controller	2
T-L-5	Tworzenie interfejsu master/slave z wykorzystaniem Full AXI	2
T-L-6	Wykorzystanie modułów poziomu RTL	2
T-L-7	Tworzenie akceleratorów z wykorzystaniem OpenCL	2
T-L-8	Synteza modułów SystemC	2
T-L-9	Zaliczenie laboratorium	2
		18
wykłady
T-W-1	Wprowadzenie do tworzenia akceleratorów sprzętowych w Vivado HLS. Niewspierane konstrukcje C. Biblioteki Vivado HLS C.	2
T-W-2	Arbitrary Precision Data Types. Biblioteka HLS Stream. Biblioteka Math.	2
T-W-3	HLS Video Library, IP Libraries, Linear Algebra.	2
T-W-4	Standard ARM Advanced Microcontroller Bus Architecture (AMBA)	2
T-W-5	Wprowadzenie do GPU i OpenCL	2
T-W-6	Wykorzystanie OpenCL w HLS	2
T-W-7	Wprowadzenie do SystemC	2
T-W-8	Synteza SystemC w Vivado HLS	2
T-W-9	Zaliczenie wykładu	2
		18

Obciążenie pracą studenta - formy aktywności

KOD	Forma aktywności	Godziny
laboratoria
A-L-1	Przygotowanie do zajęć	18
A-L-2	uczestnictwo w zajęciach	18
A-L-3	Udział w zaliczeniu i konsultacjach	2
		38
wykłady
A-W-1	Przygotowanie do zajęć	18
A-W-2	uczestnictwo w zajęciach	18
A-W-3	Udział w zaliczeniu i konsultacjach	2
		38

Metody nauczania / narzędzia dydaktyczne

KOD	Metoda nauczania / narzędzie dydaktyczne
M-1	Wykład informacyjny
M-2	Wykład problemowy
M-3	Metoda przypadków
M-4	Ćwiczenia laboratoryjne

Sposoby oceny

KOD	Sposób oceny
S-1	Ocena podsumowująca: Ocena podsumowująca: Kolokwium
S-2	Ocena podsumowująca: Ocena podsumowująca: Obrona napisanych programów

Zamierzone efekty uczenia się - wiedza

Zamierzone efekty uczenia się	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
I_1A_D01.11.2_W01 Student zna podstawowe techniki tworzenia akceleratorów sprzętowych w Vivado HLS	I_1A_W04, I_1A_W02	—	—	C-1	T-W-1, T-W-2, T-W-3, T-W-4, T-W-5, T-W-6, T-W-7, T-W-8, T-W-9	M-1, M-2, M-3	S-1

Zamierzone efekty uczenia się - umiejętności

Zamierzone efekty uczenia się	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
I_1A_D01.11.2_U01 Student potrafi projektować akceleratory sprzętowe w Vivado HLS	I_1A_U02, I_1A_U06	—	—	C-1	T-L-1, T-L-2, T-L-3, T-L-4, T-L-5, T-L-6, T-L-7, T-L-8, T-L-9	M-3, M-4	S-2

Kryterium oceny - wiedza

Efekt uczenia się	Ocena	Kryterium oceny
I_1A_D01.11.2_W01 Student zna podstawowe techniki tworzenia akceleratorów sprzętowych w Vivado HLS	2,0	nie spełnia wymogów na ocenę 3,0.
	3,0	zna podstawowe zagadnienia związane z projektowaniem akceleratorów w HLS, w tym magistralę AXI Lite.
	3,5	jak na ocenę 3,0 oraz zna oraz podstawy OpenCL.
	4,0	jak na ocenę 3,5 oraz zna funkcje biblioteki Vivado HLS C.
	4,5	jak na ocenę 4,0 oraz zna podstawy Full AXI.
	5,0	jak na ocenę 4,5 oraz zna podstawy SystemC.

Kryterium oceny - umiejętności

Efekt uczenia się	Ocena	Kryterium oceny
I_1A_D01.11.2_U01 Student potrafi projektować akceleratory sprzętowe w Vivado HLS	2,0	nie spełnia wymogów na ocenę 3,0.
	3,0	potrafi zaprojektować w Vivado prosty akcelerator dla Microblaze CPU wykorzystujący AXI Lite.
	3,5	jak na ocenę 3,0 oraz potrafi wykorzystać OpenCL w projektowaniu akceleratorów w Vivado.
	4,0	jak na ocenę 3,5 oraz potrafi wykorzystać biblioteki Vivado HLS C do konstrukcji akceleratorów.
	4,5	jak na ocenę 4,0 oraz potrafi korzystać z Full AXI przy tworzeniu akceleratorów w Vivado.
	5,0	jak na ocenę 4,5 oraz potrafi tworzyć moduły akceleratora w SystemC.

Literatura podstawowa

Xilinx Inc., Vivado Design Suite User Guide: High-Level Synthesis, 2014
David C. Black, SystemC: From the Ground Up, Second Edition, Springer, 2014
Hasitha Muthumala Waidyasooriya,‎ Masanori Hariyama,‎ Kunio Uchiyama, Design of FPGA-Based Computing Systems with OpenCL, Springer, 2017

Literatura dodatkowa

Sanjay Churiwala (Editor), Designing with Xilinx® FPGAs: Using Vivado, Springer, 2016
David R. Kaeli et al., Heterogeneous Computing with OpenCL 2.0, Morgan Kaufmann, 2015
J. Bhasker, A SystemC Primer, Second Edition, Star Galaxy Publishing, 2010

Treści programowe - laboratoria

KOD	Treść programowa	Godziny
T-L-1	Zapoznanie z Vivado HLS	2
T-L-2	Tworzenie akceleratorów z wykorzystaniem bibliotek Vivado HLS C	2
T-L-3	Tworzenie akceleratora sprzętowego dla systemu opartego na Microblaze CPU z wykorzystaniem AXI-Lite	2
T-L-4	Zastosowanie Xilinx AXI Central DMA Controller	2
T-L-5	Tworzenie interfejsu master/slave z wykorzystaniem Full AXI	2
T-L-6	Wykorzystanie modułów poziomu RTL	2
T-L-7	Tworzenie akceleratorów z wykorzystaniem OpenCL	2
T-L-8	Synteza modułów SystemC	2
T-L-9	Zaliczenie laboratorium	2
		18

Treści programowe - wykłady

KOD	Treść programowa	Godziny
T-W-1	Wprowadzenie do tworzenia akceleratorów sprzętowych w Vivado HLS. Niewspierane konstrukcje C. Biblioteki Vivado HLS C.	2
T-W-2	Arbitrary Precision Data Types. Biblioteka HLS Stream. Biblioteka Math.	2
T-W-3	HLS Video Library, IP Libraries, Linear Algebra.	2
T-W-4	Standard ARM Advanced Microcontroller Bus Architecture (AMBA)	2
T-W-5	Wprowadzenie do GPU i OpenCL	2
T-W-6	Wykorzystanie OpenCL w HLS	2
T-W-7	Wprowadzenie do SystemC	2
T-W-8	Synteza SystemC w Vivado HLS	2
T-W-9	Zaliczenie wykładu	2
		18

Formy aktywności - laboratoria

KOD	Forma aktywności	Godziny
A-L-1	Przygotowanie do zajęć	18
A-L-2	uczestnictwo w zajęciach	18
A-L-3	Udział w zaliczeniu i konsultacjach	2
		38

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KOD	Forma aktywności	Godziny
A-W-1	Przygotowanie do zajęć	18
A-W-2	uczestnictwo w zajęciach	18
A-W-3	Udział w zaliczeniu i konsultacjach	2
		38

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Pole	KOD	Znaczenie kodu
Zamierzone efekty uczenia się	I_1A_D01.11.2_W01	Student zna podstawowe techniki tworzenia akceleratorów sprzętowych w Vivado HLS
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_W04	Ma wiedzę w zakresie programowania systemów komputerowych, zna podstawowe paradygmaty programowania i wiodące języki programowania.
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_W02	Posiada wiedzę w zakresie projektowania, analizy i implementacji algorytmów, struktur danych oraz konstrukcji programistycznych, zna podstawowe problemy algorytmiczne występujące w obszarze informatyki.
Cel przedmiotu	C-1	Nabycie umiejętności sprzętowej akceleracji obliczeń z wykorzystaniem Vivado HLS.
Treści programowe	T-W-1	Wprowadzenie do tworzenia akceleratorów sprzętowych w Vivado HLS. Niewspierane konstrukcje C. Biblioteki Vivado HLS C.
	T-W-2	Arbitrary Precision Data Types. Biblioteka HLS Stream. Biblioteka Math.
	T-W-3	HLS Video Library, IP Libraries, Linear Algebra.
	T-W-4	Standard ARM Advanced Microcontroller Bus Architecture (AMBA)
	T-W-5	Wprowadzenie do GPU i OpenCL
	T-W-6	Wykorzystanie OpenCL w HLS
	T-W-7	Wprowadzenie do SystemC
	T-W-8	Synteza SystemC w Vivado HLS
	T-W-9	Zaliczenie wykładu
Metody nauczania	M-1	Wykład informacyjny
	M-2	Wykład problemowy
	M-3	Metoda przypadków
Sposób oceny	S-1	Ocena podsumowująca: Ocena podsumowująca: Kolokwium
Kryteria oceny	Ocena	Kryterium oceny
	2,0	nie spełnia wymogów na ocenę 3,0.
	3,0	zna podstawowe zagadnienia związane z projektowaniem akceleratorów w HLS, w tym magistralę AXI Lite.
	3,5	jak na ocenę 3,0 oraz zna oraz podstawy OpenCL.
	4,0	jak na ocenę 3,5 oraz zna funkcje biblioteki Vivado HLS C.
	4,5	jak na ocenę 4,0 oraz zna podstawy Full AXI.
	5,0	jak na ocenę 4,5 oraz zna podstawy SystemC.

Pole	KOD	Znaczenie kodu
Zamierzone efekty uczenia się	I_1A_D01.11.2_U01	Student potrafi projektować akceleratory sprzętowe w Vivado HLS
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_U02	Potrafi zaplanować i zrealizować eksperymenty w zakresie oceny wydajności, złożoności, efektywności systemów informatycznych i ich składowych.
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_U06	Potrafi rozwiązywać podstawowe problemy algorytmiczne z uwzględnieniem ich złożoności posługując się kluczowymi językami programowania.
Cel przedmiotu	C-1	Nabycie umiejętności sprzętowej akceleracji obliczeń z wykorzystaniem Vivado HLS.
Treści programowe	T-L-1	Zapoznanie z Vivado HLS
	T-L-2	Tworzenie akceleratorów z wykorzystaniem bibliotek Vivado HLS C
	T-L-3	Tworzenie akceleratora sprzętowego dla systemu opartego na Microblaze CPU z wykorzystaniem AXI-Lite
	T-L-4	Zastosowanie Xilinx AXI Central DMA Controller
	T-L-5	Tworzenie interfejsu master/slave z wykorzystaniem Full AXI
	T-L-6	Wykorzystanie modułów poziomu RTL
	T-L-7	Tworzenie akceleratorów z wykorzystaniem OpenCL
	T-L-8	Synteza modułów SystemC
	T-L-9	Zaliczenie laboratorium
Metody nauczania	M-3	Metoda przypadków
Metody nauczania	M-4	Ćwiczenia laboratoryjne
Sposób oceny	S-2	Ocena podsumowująca: Ocena podsumowująca: Obrona napisanych programów
Kryteria oceny	Ocena	Kryterium oceny
	2,0	nie spełnia wymogów na ocenę 3,0.
	3,0	potrafi zaprojektować w Vivado prosty akcelerator dla Microblaze CPU wykorzystujący AXI Lite.
	3,5	jak na ocenę 3,0 oraz potrafi wykorzystać OpenCL w projektowaniu akceleratorów w Vivado.
	4,0	jak na ocenę 3,5 oraz potrafi wykorzystać biblioteki Vivado HLS C do konstrukcji akceleratorów.
	4,5	jak na ocenę 4,0 oraz potrafi korzystać z Full AXI przy tworzeniu akceleratorów w Vivado.
	5,0	jak na ocenę 4,5 oraz potrafi tworzyć moduły akceleratora w SystemC.