ZUT - Polska Rama Kwalifikacji / Rok 2024/2025 / Wydział Informatyki / Informatyka (S1) / Inżynieria chmurowa / Sylabus przedmiotu

Wydział Informatyki - Informatyka (S1)
specjalność: Inżynieria chmurowa

Sylabus przedmiotu Obliczenia rekonfigurowalne:

Informacje podstawowe

Kierunek studiów	Informatyka
Forma studiów	studia stacjonarne	Poziom	pierwszego stopnia
Tytuł zawodowy absolwenta	inżynier
Obszary studiów	charakterystyki PRK, kompetencje inżynierskie PRK
Profil	ogólnoakademicki
Moduł	—
Przedmiot	Obliczenia rekonfigurowalne
Specjalność	Inżynieria systemów wbudowanych
Jednostka prowadząca	Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny	Mirosław Łazoryszczak <Miroslaw.Lazoryszczak@zut.edu.pl>
Inni nauczyciele	Magdalena Szaber-Cybularczyk <Magdalena.Szaber@zut.edu.pl>, Mirosław Łazoryszczak <Miroslaw.Lazoryszczak@zut.edu.pl>
ECTS (planowane)	4,0	ECTS (formy)	4,0
Forma zaliczenia	zaliczenie	Język	polski
Blok obieralny	—	Grupa obieralna	—

Formy dydaktyczne

Forma dydaktyczna	KOD	Semestr	Godziny	ECTS	Waga	Zaliczenie
laboratoria	L	6	30	2,0	0,50	zaliczenie
wykłady	W	6	30	2,0	0,50	zaliczenie

Wymagania wstępne

KOD	Wymaganie wstępne
W-1	Znajomość podstaw technik cyfowych
W-2	Znajomość podstaw dowolnego języka opisu sprzętu
W-3	Umiejętność programowania w języku C++

Cele przedmiotu

KOD	Cel modułu/przedmiotu
C-1	Nabycie wiedzy dotyczącej podstaw sprzętowej akceleracji obliczeń
C-2	Opanowanie podstaw budowy akceleratorów rekonfigurowalnych

Treści programowe z podziałem na formy zajęć

KOD	Treść programowa	Godziny
laboratoria
T-L-1	Wprowadzenie do środowiska projektowego (np. Vivado lub analogiczne).	2
T-L-2	Wykorzystanie części reprogramowalnej w platformie Zynq.	2
T-L-3	Wykorzystanie części procesorowej i reprogramowalnej w platformie Zynq.	2
T-L-4	Wprowadzenie do wybranego narzędzia modelowania poziomu systemu (np. Vivado HLS bądź analogiczne)	4
T-L-5	Implementacja akceleratorów sprzętowych	4
T-L-6	Impelmentacja przykładowego rozwiązania wykorzystującego system operacyjny oraz cześć rekonfigurowalną.	4
T-L-7	Implementacja programowa wybranego algorytmu realizującego np. opercje macierzowe.	2
T-L-8	Projekt i implementacja wybranych algorytmów wprowadzanych na wykładzie.	8
T-L-9	Zaliczenie laboratorium	2
		30
wykłady
T-W-1	Technologie układów rekonfigurowalnych, wybrane platformy (np. Zynq) i narzędzia.	4
T-W-2	Synteza na poziomie systemu, wybrane metody i architektury.	4
T-W-3	Modelowanie przepływu danych i sterowania.	2
T-W-4	Wybrane zagadnienia architektur System-on-Chip	2
T-W-5	Wykorzystanie modułów pakietu Matlab w syntezie sprzętowo-programowej.	2
T-W-6	Mnożarki liczb rzeczywistych (sekwencyjne, równolegle).	2
T-W-7	Mnożarki liczb zespolonych i hiperzespolonych.	2
T-W-8	Splot kołowy i splot liniowy.	2
T-W-9	Procesory FFT (iteracyjne, potokowe, równoległe).	4
T-W-10	Procesory DWT.	2
T-W-11	Elementy procesorowe do splotowych oraz kapsułkowych sieci neuronowych.	2
T-W-12	Zaliczenie wykładu	2
		30

Obciążenie pracą studenta - formy aktywności

KOD	Forma aktywności	Godziny
laboratoria
A-L-1	uczestnictwo w zajęciach	30
A-L-2	Praca własna	20
		50
wykłady
A-W-1	Praca własna	18
A-W-2	uczestnictwo w zajęciach	30
A-W-3	Udział w konsultacjach	2
		50

Metody nauczania / narzędzia dydaktyczne

KOD	Metoda nauczania / narzędzie dydaktyczne
M-1	Wykład informacyjny
M-2	Wykład problemowy
M-3	Metoda przypadków
M-4	Ćwiczenia laboratoryjne

Sposoby oceny

KOD	Sposób oceny
S-1	Ocena podsumowująca: Ocena podsumowująca: Kolokwium
S-2	Ocena podsumowująca: Ocena podsumowująca: Obrona napisanych programów

Zamierzone efekty uczenia się - wiedza

Zamierzone efekty uczenia się	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
Itest_1A_D04.05_W01 Student zna podstawowe techniki tworzenia akceleratorów sprzętowych z wykorzystaniem układów rekronfigurowalnych (FPGA)	I_1A_W03, I_1A_W04, I_1A_W05	—	—	C-1	T-W-1, T-W-2, T-W-3, T-W-4, T-W-5, T-W-6, T-W-7, T-W-10, T-W-9, T-W-8, T-W-11	M-1, M-2, M-3	S-1

Zamierzone efekty uczenia się - umiejętności

Zamierzone efekty uczenia się	Odniesienie do efektów kształcenia dla kierunku studiów	Odniesienie do efektów zdefiniowanych dla obszaru kształcenia	Odniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżyniera	Cel przedmiotu	Treści programowe	Metody nauczania	Sposób oceny
Itest_1A_D04.05_U01 Student potrafi projektować akceleratory sprzętowe z wykorzystaniem układów FPGA	I_1A_U05, I_1A_U06	—	—	C-2	T-L-5, T-L-1, T-L-2, T-L-3, T-L-4, T-L-6, T-L-7, T-L-8	M-3, M-4	S-2

Kryterium oceny - wiedza

Efekt uczenia się	Ocena	Kryterium oceny
Itest_1A_D04.05_W01 Student zna podstawowe techniki tworzenia akceleratorów sprzętowych z wykorzystaniem układów rekronfigurowalnych (FPGA)	2,0
	3,0	zna podstawowe architektury układów rekonfigurowalnych oraz zna podstawowe zasady modelowania poziomu systemu.
	3,5
	4,0
	4,5
	5,0

Kryterium oceny - umiejętności

Efekt uczenia się	Ocena	Kryterium oceny
Itest_1A_D04.05_U01 Student potrafi projektować akceleratory sprzętowe z wykorzystaniem układów FPGA	2,0
	3,0	Potrafi w stopniu podstawowym posługiwać się wybranymi narzędziami do modelowania w celu realizacji elementarnych, dedykowanych systemów rekonfigurowalnych.
	3,5
	4,0
	4,5
	5,0

Literatura podstawowa

Xilinx Inc., Vivado Design Suite User Guide: High-Level Synthesis, 2014

Literatura dodatkowa

Sanjay Churiwala (Editor), Designing with Xilinx® FPGAs: Using Vivado, Springer, 2016

Treści programowe - laboratoria

KOD	Treść programowa	Godziny
T-L-1	Wprowadzenie do środowiska projektowego (np. Vivado lub analogiczne).	2
T-L-2	Wykorzystanie części reprogramowalnej w platformie Zynq.	2
T-L-3	Wykorzystanie części procesorowej i reprogramowalnej w platformie Zynq.	2
T-L-4	Wprowadzenie do wybranego narzędzia modelowania poziomu systemu (np. Vivado HLS bądź analogiczne)	4
T-L-5	Implementacja akceleratorów sprzętowych	4
T-L-6	Impelmentacja przykładowego rozwiązania wykorzystującego system operacyjny oraz cześć rekonfigurowalną.	4
T-L-7	Implementacja programowa wybranego algorytmu realizującego np. opercje macierzowe.	2
T-L-8	Projekt i implementacja wybranych algorytmów wprowadzanych na wykładzie.	8
T-L-9	Zaliczenie laboratorium	2
		30

Treści programowe - wykłady

KOD	Treść programowa	Godziny
T-W-1	Technologie układów rekonfigurowalnych, wybrane platformy (np. Zynq) i narzędzia.	4
T-W-2	Synteza na poziomie systemu, wybrane metody i architektury.	4
T-W-3	Modelowanie przepływu danych i sterowania.	2
T-W-4	Wybrane zagadnienia architektur System-on-Chip	2
T-W-5	Wykorzystanie modułów pakietu Matlab w syntezie sprzętowo-programowej.	2
T-W-6	Mnożarki liczb rzeczywistych (sekwencyjne, równolegle).	2
T-W-7	Mnożarki liczb zespolonych i hiperzespolonych.	2
T-W-8	Splot kołowy i splot liniowy.	2
T-W-9	Procesory FFT (iteracyjne, potokowe, równoległe).	4
T-W-10	Procesory DWT.	2
T-W-11	Elementy procesorowe do splotowych oraz kapsułkowych sieci neuronowych.	2
T-W-12	Zaliczenie wykładu	2
		30

Formy aktywności - laboratoria

KOD	Forma aktywności	Godziny
A-L-1	uczestnictwo w zajęciach	30
A-L-2	Praca własna	20
		50

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KOD	Forma aktywności	Godziny
A-W-1	Praca własna	18
A-W-2	uczestnictwo w zajęciach	30
A-W-3	Udział w konsultacjach	2
		50

(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Pole	KOD	Znaczenie kodu
Zamierzone efekty uczenia się	Itest_1A_D04.05_W01	Student zna podstawowe techniki tworzenia akceleratorów sprzętowych z wykorzystaniem układów rekronfigurowalnych (FPGA)
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_W03	Ma szczegółową wiedzę w zakresie wybranych specjalności informatyki technicznej.
	I_1A_W04	Ma wiedzę o stanie obecnym i kierunkach rozwoju kluczowych obszarów informatyki i wybranych aspektów dyscyplin z otoczenia informatyki.
	I_1A_W05	Ma wiedzę o nowoczesnych metodach projektowania, analizowania, wytwarzania, testowania oprogramowania oraz rozwiązywania wybranych zadań inżynierskich obejmujących w szczególności narzędzia wspomagające wytwarzanie oprogramowania na różnych etapach powstawania, eksploatacji i rozwoju systemów informatycznych.
Cel przedmiotu	C-1	Nabycie wiedzy dotyczącej podstaw sprzętowej akceleracji obliczeń
Treści programowe	T-W-1	Technologie układów rekonfigurowalnych, wybrane platformy (np. Zynq) i narzędzia.
	T-W-2	Synteza na poziomie systemu, wybrane metody i architektury.
	T-W-3	Modelowanie przepływu danych i sterowania.
	T-W-4	Wybrane zagadnienia architektur System-on-Chip
	T-W-5	Wykorzystanie modułów pakietu Matlab w syntezie sprzętowo-programowej.
	T-W-6	Mnożarki liczb rzeczywistych (sekwencyjne, równolegle).
	T-W-7	Mnożarki liczb zespolonych i hiperzespolonych.
	T-W-10	Procesory DWT.
	T-W-9	Procesory FFT (iteracyjne, potokowe, równoległe).
	T-W-8	Splot kołowy i splot liniowy.
	T-W-11	Elementy procesorowe do splotowych oraz kapsułkowych sieci neuronowych.
Metody nauczania	M-1	Wykład informacyjny
	M-2	Wykład problemowy
	M-3	Metoda przypadków
Sposób oceny	S-1	Ocena podsumowująca: Ocena podsumowująca: Kolokwium
Kryteria oceny	Ocena	Kryterium oceny
	2,0
	3,0	zna podstawowe architektury układów rekonfigurowalnych oraz zna podstawowe zasady modelowania poziomu systemu.
	3,5
	4,0
	4,5
	5,0

Pole	KOD	Znaczenie kodu
Zamierzone efekty uczenia się	Itest_1A_D04.05_U01	Student potrafi projektować akceleratory sprzętowe z wykorzystaniem układów FPGA
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_U05	Potrafi zaplanować i zrealizować eksperymenty w zakresie oceny wydajności, złożoności, efektywności systemów informatycznych i ich składowych.
Odniesienie do efektów kształcenia dla kierunku studiów	I_1A_U06	Potrafi pozyskiwać, przesyłać, przetwarzać dane, podsumowywać wyniki eksperymentów empirycznych, dokonywać interpretacji uzyskanych wyników i formułować wynikające z nich wnioski.
Cel przedmiotu	C-2	Opanowanie podstaw budowy akceleratorów rekonfigurowalnych
Treści programowe	T-L-5	Implementacja akceleratorów sprzętowych
	T-L-1	Wprowadzenie do środowiska projektowego (np. Vivado lub analogiczne).
	T-L-2	Wykorzystanie części reprogramowalnej w platformie Zynq.
	T-L-3	Wykorzystanie części procesorowej i reprogramowalnej w platformie Zynq.
	T-L-4	Wprowadzenie do wybranego narzędzia modelowania poziomu systemu (np. Vivado HLS bądź analogiczne)
	T-L-6	Impelmentacja przykładowego rozwiązania wykorzystującego system operacyjny oraz cześć rekonfigurowalną.
	T-L-7	Implementacja programowa wybranego algorytmu realizującego np. opercje macierzowe.
	T-L-8	Projekt i implementacja wybranych algorytmów wprowadzanych na wykładzie.
Metody nauczania	M-3	Metoda przypadków
Metody nauczania	M-4	Ćwiczenia laboratoryjne
Sposób oceny	S-2	Ocena podsumowująca: Ocena podsumowująca: Obrona napisanych programów
Kryteria oceny	Ocena	Kryterium oceny
	2,0
	3,0	Potrafi w stopniu podstawowym posługiwać się wybranymi narzędziami do modelowania w celu realizacji elementarnych, dedykowanych systemów rekonfigurowalnych.
	3,5
	4,0
	4,5
	5,0