Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Wydział Informatyki - Informatyka (N1)
specjalność: Inżynieria systemów wbudowanych

Sylabus przedmiotu Obliczenia rekonfigurowalne:

Informacje podstawowe

Kierunek studiów Informatyka
Forma studiów studia niestacjonarne Poziom pierwszego stopnia
Tytuł zawodowy absolwenta inżynier
Obszary studiów charakterystyki PRK, kompetencje inżynierskie PRK
Profil ogólnoakademicki
Moduł
Przedmiot Obliczenia rekonfigurowalne
Specjalność Inżynieria systemów wbudowanych
Jednostka prowadząca Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny Mirosław Łazoryszczak <Miroslaw.Lazoryszczak@zut.edu.pl>
Inni nauczyciele Magdalena Szaber-Cybularczyk <Magdalena.Szaber@zut.edu.pl>, Mirosław Łazoryszczak <Miroslaw.Lazoryszczak@zut.edu.pl>
ECTS (planowane) 4,0 ECTS (formy) 4,0
Forma zaliczenia zaliczenie Język polski
Blok obieralny Grupa obieralna

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
wykładyW6 18 2,00,50zaliczenie
laboratoriaL6 18 2,00,50zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Znajomość podstaw technik cyfowych
W-2Znajomość podstaw dowolnego języka opisu sprzętu
W-3Umiejętność programowania w języku C++

Cele przedmiotu

KODCel modułu/przedmiotu
C-1Nabycie wiedzy dotyczącej podstaw sprzętowej akceleracji obliczeń
C-2Opanowanie podstaw budowy akceleratorów rekonfigurowalnych

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1Wprowadzenie do środowiska projektowego (np. Vivado lub analogiczne).2
T-L-2Wykorzystanie części reprogramowalnej w platformie Zynq.2
T-L-3Wykorzystanie części procesorowej i reprogramowalnej w platformie Zynq.2
T-L-4Wprowadzenie do wybranego narzędzia modelowania poziomu systemu (np. Vivado HLS bądź analogiczne)2
T-L-5Implementacja akceleratorów sprzętowych2
T-L-6Impelmentacja przykładowego rozwiązania wykorzystującego system operacyjny oraz cześć rekonfigurowalną.2
T-L-7Implementacja programowa wybranego algorytmu realizującego np. opercje macierzowe i/lub projekt i implementacja wybranych algorytmów wprowadzanych na wykładzie.4
T-L-8Zaliczenie laboratorium2
18
wykłady
T-W-1Technologie układów rekonfigurowalnych, wybrane platformy (np. Zynq) i narzędzia.2
T-W-2Synteza na poziomie systemu, wybrane metody i architektury.2
T-W-3Modelowanie przepływu danych i sterowania.2
T-W-4Wybrane zagadnienia architektur System-on-Chip1
T-W-5Wykorzystanie modułów pakietu Matlab w syntezie sprzętowo-programowej.1
T-W-6Mnożarki liczb rzeczywistych (sekwencyjne, równolegle).2
T-W-7Mnożarki liczb zespolonych i hiperzespolonych.2
T-W-8Splot kołowy i splot liniowy.1
T-W-9Procesory FFT (iteracyjne, potokowe, równoległe).1
T-W-10Procesory DWT.1
T-W-11Elementy procesorowe do splotowych oraz kapsułkowych sieci neuronowych.1
T-W-12Zaliczenie wykładu2
18

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1uczestnictwo w zajęciach18
A-L-2Praca własna32
50
wykłady
A-W-1Praca własna30
A-W-2uczestnictwo w zajęciach18
A-W-3Udział w konsultacjach2
50

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Wykład informacyjny
M-2Wykład problemowy
M-3Metoda przypadków
M-4Ćwiczenia laboratoryjne

Sposoby oceny

KODSposób oceny
S-1Ocena podsumowująca: Ocena podsumowująca: Kolokwium
S-2Ocena podsumowująca: Ocena podsumowująca: Obrona napisanych programów

Zamierzone efekty uczenia się - wiedza

Zamierzone efekty uczenia sięOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
Itest_1A_D04.05_W01
Student zna podstawowe techniki tworzenia akceleratorów sprzętowych z wykorzystaniem układów rekronfigurowalnych (FPGA)
I_1A_W03, I_1A_W04, I_1A_W05C-1T-W-1, T-W-2, T-W-3, T-W-4, T-W-5, T-W-6, T-W-7, T-W-10, T-W-9, T-W-8, T-W-11M-1, M-2, M-3S-1

Zamierzone efekty uczenia się - umiejętności

Zamierzone efekty uczenia sięOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
Itest_1A_D04.05_U01
Student potrafi projektować akceleratory sprzętowe z wykorzystaniem układów FPGA
I_1A_U05, I_1A_U06C-2T-L-7, T-L-5, T-L-1, T-L-2, T-L-3, T-L-4, T-L-6M-3, M-4S-2

Kryterium oceny - wiedza

Efekt uczenia sięOcenaKryterium oceny
Itest_1A_D04.05_W01
Student zna podstawowe techniki tworzenia akceleratorów sprzętowych z wykorzystaniem układów rekronfigurowalnych (FPGA)
2,0
3,0zna podstawowe architektury układów rekonfigurowalnych oraz zna podstawowe zasady modelowania poziomu systemu.
3,5
4,0
4,5
5,0

Kryterium oceny - umiejętności

Efekt uczenia sięOcenaKryterium oceny
Itest_1A_D04.05_U01
Student potrafi projektować akceleratory sprzętowe z wykorzystaniem układów FPGA
2,0
3,0Potrafi w stopniu podstawowym posługiwać się wybranymi narzędziami do modelowania w celu realizacji elementarnych, dedykowanych systemów rekonfigurowalnych.
3,5
4,0
4,5
5,0

Literatura podstawowa

  1. Xilinx Inc., Vivado Design Suite User Guide: High-Level Synthesis, 2014

Literatura dodatkowa

  1. Sanjay Churiwala (Editor), Designing with Xilinx® FPGAs: Using Vivado, Springer, 2016

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1Wprowadzenie do środowiska projektowego (np. Vivado lub analogiczne).2
T-L-2Wykorzystanie części reprogramowalnej w platformie Zynq.2
T-L-3Wykorzystanie części procesorowej i reprogramowalnej w platformie Zynq.2
T-L-4Wprowadzenie do wybranego narzędzia modelowania poziomu systemu (np. Vivado HLS bądź analogiczne)2
T-L-5Implementacja akceleratorów sprzętowych2
T-L-6Impelmentacja przykładowego rozwiązania wykorzystującego system operacyjny oraz cześć rekonfigurowalną.2
T-L-7Implementacja programowa wybranego algorytmu realizującego np. opercje macierzowe i/lub projekt i implementacja wybranych algorytmów wprowadzanych na wykładzie.4
T-L-8Zaliczenie laboratorium2
18

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Technologie układów rekonfigurowalnych, wybrane platformy (np. Zynq) i narzędzia.2
T-W-2Synteza na poziomie systemu, wybrane metody i architektury.2
T-W-3Modelowanie przepływu danych i sterowania.2
T-W-4Wybrane zagadnienia architektur System-on-Chip1
T-W-5Wykorzystanie modułów pakietu Matlab w syntezie sprzętowo-programowej.1
T-W-6Mnożarki liczb rzeczywistych (sekwencyjne, równolegle).2
T-W-7Mnożarki liczb zespolonych i hiperzespolonych.2
T-W-8Splot kołowy i splot liniowy.1
T-W-9Procesory FFT (iteracyjne, potokowe, równoległe).1
T-W-10Procesory DWT.1
T-W-11Elementy procesorowe do splotowych oraz kapsułkowych sieci neuronowych.1
T-W-12Zaliczenie wykładu2
18

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1uczestnictwo w zajęciach18
A-L-2Praca własna32
50
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Praca własna30
A-W-2uczestnictwo w zajęciach18
A-W-3Udział w konsultacjach2
50
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięItest_1A_D04.05_W01Student zna podstawowe techniki tworzenia akceleratorów sprzętowych z wykorzystaniem układów rekronfigurowalnych (FPGA)
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_W03Ma szczegółową wiedzę w zakresie wybranych specjalności informatyki technicznej.
I_1A_W04Ma wiedzę o stanie obecnym i kierunkach rozwoju kluczowych obszarów informatyki i wybranych aspektów dyscyplin z otoczenia informatyki.
I_1A_W05Ma wiedzę o nowoczesnych metodach projektowania, analizowania, wytwarzania, testowania oprogramowania oraz rozwiązywania wybranych zadań inżynierskich obejmujących w szczególności narzędzia wspomagające wytwarzanie oprogramowania na różnych etapach powstawania, eksploatacji i rozwoju systemów informatycznych.
Cel przedmiotuC-1Nabycie wiedzy dotyczącej podstaw sprzętowej akceleracji obliczeń
Treści programoweT-W-1Technologie układów rekonfigurowalnych, wybrane platformy (np. Zynq) i narzędzia.
T-W-2Synteza na poziomie systemu, wybrane metody i architektury.
T-W-3Modelowanie przepływu danych i sterowania.
T-W-4Wybrane zagadnienia architektur System-on-Chip
T-W-5Wykorzystanie modułów pakietu Matlab w syntezie sprzętowo-programowej.
T-W-6Mnożarki liczb rzeczywistych (sekwencyjne, równolegle).
T-W-7Mnożarki liczb zespolonych i hiperzespolonych.
T-W-10Procesory DWT.
T-W-9Procesory FFT (iteracyjne, potokowe, równoległe).
T-W-8Splot kołowy i splot liniowy.
T-W-11Elementy procesorowe do splotowych oraz kapsułkowych sieci neuronowych.
Metody nauczaniaM-1Wykład informacyjny
M-2Wykład problemowy
M-3Metoda przypadków
Sposób ocenyS-1Ocena podsumowująca: Ocena podsumowująca: Kolokwium
Kryteria ocenyOcenaKryterium oceny
2,0
3,0zna podstawowe architektury układów rekonfigurowalnych oraz zna podstawowe zasady modelowania poziomu systemu.
3,5
4,0
4,5
5,0
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięItest_1A_D04.05_U01Student potrafi projektować akceleratory sprzętowe z wykorzystaniem układów FPGA
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_U05Potrafi zaplanować i zrealizować eksperymenty w zakresie oceny wydajności, złożoności, efektywności systemów informatycznych i ich składowych.
I_1A_U06Potrafi pozyskiwać, przesyłać, przetwarzać dane, podsumowywać wyniki eksperymentów empirycznych, dokonywać interpretacji uzyskanych wyników i formułować wynikające z nich wnioski.
Cel przedmiotuC-2Opanowanie podstaw budowy akceleratorów rekonfigurowalnych
Treści programoweT-L-7Implementacja programowa wybranego algorytmu realizującego np. opercje macierzowe i/lub projekt i implementacja wybranych algorytmów wprowadzanych na wykładzie.
T-L-5Implementacja akceleratorów sprzętowych
T-L-1Wprowadzenie do środowiska projektowego (np. Vivado lub analogiczne).
T-L-2Wykorzystanie części reprogramowalnej w platformie Zynq.
T-L-3Wykorzystanie części procesorowej i reprogramowalnej w platformie Zynq.
T-L-4Wprowadzenie do wybranego narzędzia modelowania poziomu systemu (np. Vivado HLS bądź analogiczne)
T-L-6Impelmentacja przykładowego rozwiązania wykorzystującego system operacyjny oraz cześć rekonfigurowalną.
Metody nauczaniaM-3Metoda przypadków
M-4Ćwiczenia laboratoryjne
Sposób ocenyS-2Ocena podsumowująca: Ocena podsumowująca: Obrona napisanych programów
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Potrafi w stopniu podstawowym posługiwać się wybranymi narzędziami do modelowania w celu realizacji elementarnych, dedykowanych systemów rekonfigurowalnych.
3,5
4,0
4,5
5,0