Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Wydział Elektryczny - Teleinformatyka (S1)

Sylabus przedmiotu Architektury systemów komputerowych i wbudowanych:

Informacje podstawowe

Kierunek studiów Teleinformatyka
Forma studiów studia stacjonarne Poziom pierwszego stopnia
Tytuł zawodowy absolwenta inżynier
Obszary studiów charakterystyki PRK, kompetencje inżynierskie PRK
Profil ogólnoakademicki
Moduł
Przedmiot Architektury systemów komputerowych i wbudowanych
Specjalność przedmiot wspólny
Jednostka prowadząca Katedra Przetwarzania Sygnałów i Inżynierii Multimedialnej
Nauczyciel odpowiedzialny Przemysław Mazurek <Przemyslaw.Mazurek@zut.edu.pl>
Inni nauczyciele
ECTS (planowane) 5,0 ECTS (formy) 5,0
Forma zaliczenia zaliczenie Język polski
Blok obieralny Grupa obieralna

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
wykładyW3 30 2,40,62zaliczenie
laboratoriaL3 30 2,60,38zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Informatyka
W-2Systemy operacyjne

Cele przedmiotu

KODCel modułu/przedmiotu
C-1Zapoznanie z metodami projektowania systemów wbudowanych w szczególności wykorzystujących ASIP
C-2Zapoznanie z metodami projektowania akceleracji sprzętowej obsługi zdarzeń

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1Projektowanie systemów ASIP z wykorzystaniem symulatora6
T-L-2Synteza systemów ASIP7
T-L-3Debugowanie systemów ASIP2
T-L-4Synteza systemów ASIP z wykorzystaniem IP cores5
T-L-5Synteza układów akceleracji sprzętowej obsługi zdarzeń5
T-L-6Synteza inteligentnych układów I/O5
30
wykłady
T-W-1Budowa procesora. Model programowy i model sprzętowy.1
T-W-2Ścieżki przetwarzania procesora.1
T-W-3Projektowanie układów System on Chip (SoC) w strukturach FPGA z wykorzystaniem soft procesorów i hard procesorów.2
T-W-4Projektowanie i testowanie procesorów ASIP (Application-Specific Instruction set Processors).1
T-W-5Hierarchia pamięci fizycznej i logicznej, segmentacja pamięci, optymalizacja dostępu do pamięci.1
T-W-6Tryby adresowania pamięci i układów wejścia/wyjścia procesorów. Wpływ listy rozkazowej na wydajność.2
T-W-7Procesory superskalarne. Procesory sygnałowe (DSP) i VLIW.1
T-W-8Synteza asemblera dla procesora ASIP.2
T-W-9Pamięci podręczne (cache) i ich hierarchia.1
T-W-10Arytmetyka stałopozycyjna i zmiennopozycyjna. Optymalizacja obliczeń pod kątem wydajności.2
T-W-11Układy DMA do komunikacji międzyprocesowej i międzyprocesorowej.1
T-W-12Koprocesory3
T-W-13Techniki debugowania i problemy bezpieczeństwa procesorów2
T-W-14Projektowanie inteligentnych układów wejścia-wyjścia dla SoC4
T-W-15Inteligentne układy wejścia-wyjścia. Zaliczenie wykładów.6
30

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1Uczestnictwo w zajęciach30
A-L-2Przygotowanie się do zajęć laboratoryjnych16
A-L-3Uzpełnienie wiedzy z literatury do zajęć laboratoryjnych18
A-L-4Konsultacje2
66
wykłady
A-W-1Uczestnictwo w zajęciach30
A-W-2Uzupełnienie wiedzy z wykorzystaniem literatury18
A-W-3Przygotowanie się do zaliczenia12
60

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Wykład informacyjny, wykład problemowy
M-2Ćwiczenia laboratoryjne

Sposoby oceny

KODSposób oceny
S-1Ocena formująca: Ocena ćwiczenia laboratoryjnego
S-2Ocena podsumowująca: Zaliczenie
S-3Ocena podsumowująca: Ocena bloku ćwiczeń laboratoryjnych

Zamierzone efekty uczenia się - wiedza

Zamierzone efekty uczenia sięOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
TI_1A_C13_W01
Posiada wiedzę w zakresie projektowania systemów ASIP
TI_1A_W03, TI_1A_W07C-1T-W-1, T-W-2, T-W-4, T-W-5, T-W-7, T-W-9, T-W-10, T-W-8, T-W-6, T-W-3M-1S-2
TI_1A_C13_W02
Posiada wiedzę w zakresie sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym
TI_1A_W07, TI_1A_W03C-2T-W-11, T-W-13, T-W-12, T-W-15, T-W-14M-1S-2

Zamierzone efekty uczenia się - umiejętności

Zamierzone efekty uczenia sięOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
TI_1A_C13_U01
Potrafi projektować systemy ASIP
TI_1A_U09C-1T-L-3, T-L-1, T-L-2, T-L-4M-2S-1, S-3
TI_1A_C13_U02
Potrafi projektować systemy z wykorzystaniem sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym
TI_1A_U09C-2T-L-5, T-L-6M-2S-1, S-3

Kryterium oceny - wiedza

Efekt uczenia sięOcenaKryterium oceny
TI_1A_C13_W01
Posiada wiedzę w zakresie projektowania systemów ASIP
2,0Nie spełnia wymogów uzyskania oceny dostatecznej uzyskując poniżej 50% punktacji z pytań egzaminacyjnych z zakresu projektowania systemów ASIP
3,0Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 50-60% z pytań egzaminacyjnych z tego zakresu
3,5Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 61-70% z pytań egzaminacyjnych z tego zakresu
4,0Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 71-80% z pytań egzaminacyjnych z tego zakresu
4,5Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 81-90% z pytań egzaminacyjnych z tego zakresu
5,0Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 91-100% z pytań egzaminacyjnych z tego zakresu
TI_1A_C13_W02
Posiada wiedzę w zakresie sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym
2,0Nie spełnia wymogów uzyskania oceny dostatecznej uzyskując poniżej 50% punktacji z pytań egzaminacyjnych z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym
3,0Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 50-60% z pytań egzaminacyjnych z tego zakresu
3,5Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 61-70% z pytań egzaminacyjnych z tego zakresu
4,0Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 71-80% z pytań egzaminacyjnych z tego zakresu
4,5Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 81-90% z pytań egzaminacyjnych z tego zakresu
5,0Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 91-100% z pytań egzaminacyjnych z tego zakresu

Kryterium oceny - umiejętności

Efekt uczenia sięOcenaKryterium oceny
TI_1A_C13_U01
Potrafi projektować systemy ASIP
2,0Nie spełnia wymogów uzyskania oceny dostatecznej, uzyskując punktację poniżej 50% z oceny wykonanych ćwiczeń laboratoryjnych z zakresu projektowania systemów ASIP
3,0Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 50-60% z oceny wykonanych ćwiczeń laboratoryjnych
3,5Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 61-70% z oceny wykonanych ćwiczeń laboratoryjnych
4,0Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 71-80% z oceny wykonanych ćwiczeń laboratoryjnych
4,5Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 81-90% z oceny wykonanych ćwiczeń laboratoryjnych
5,0Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 91-100% z oceny wykonanych ćwiczeń laboratoryjnych
TI_1A_C13_U02
Potrafi projektować systemy z wykorzystaniem sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym
2,0Nie spełnia wymogów uzyskania oceny dostatecznej, uzyskując punktację poniżej 50% z oceny wykonanych ćwiczeń laboratoryjnych z zakresu projektowania systemów wykorzystujących sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym
3,0Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 50-60% z oceny wykonanych ćwiczeń laboratoryjnych
3,5Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 61-70% z oceny wykonanych ćwiczeń laboratoryjnych
4,0Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 71-80% z oceny wykonanych ćwiczeń laboratoryjnych
4,5Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 81-90% z oceny wykonanych ćwiczeń laboratoryjnych
5,0Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 91-100% z oceny wykonanych ćwiczeń laboratoryjnych

Literatura podstawowa

  1. Intel, Quartus Prime Handbook, Intel, 2024
  2. D.A. Patterson, J.L. Hennesey, Computer Organization and Design, Elsevier, 2010
  3. W. Stallings, Organizacja i architektura systemu komputerowego. Projektowanie systemu a jego wydajność, WNT, 2010

Literatura dodatkowa

  1. M. Bis, Linux w systemach embedded, BTC, 2016
  2. O. Schliebusch, H. Meyr, R. Leupers, Optimized ASIP Synthesis from Architecture Description Language Models, Kluwer, 2007

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1Projektowanie systemów ASIP z wykorzystaniem symulatora6
T-L-2Synteza systemów ASIP7
T-L-3Debugowanie systemów ASIP2
T-L-4Synteza systemów ASIP z wykorzystaniem IP cores5
T-L-5Synteza układów akceleracji sprzętowej obsługi zdarzeń5
T-L-6Synteza inteligentnych układów I/O5
30

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Budowa procesora. Model programowy i model sprzętowy.1
T-W-2Ścieżki przetwarzania procesora.1
T-W-3Projektowanie układów System on Chip (SoC) w strukturach FPGA z wykorzystaniem soft procesorów i hard procesorów.2
T-W-4Projektowanie i testowanie procesorów ASIP (Application-Specific Instruction set Processors).1
T-W-5Hierarchia pamięci fizycznej i logicznej, segmentacja pamięci, optymalizacja dostępu do pamięci.1
T-W-6Tryby adresowania pamięci i układów wejścia/wyjścia procesorów. Wpływ listy rozkazowej na wydajność.2
T-W-7Procesory superskalarne. Procesory sygnałowe (DSP) i VLIW.1
T-W-8Synteza asemblera dla procesora ASIP.2
T-W-9Pamięci podręczne (cache) i ich hierarchia.1
T-W-10Arytmetyka stałopozycyjna i zmiennopozycyjna. Optymalizacja obliczeń pod kątem wydajności.2
T-W-11Układy DMA do komunikacji międzyprocesowej i międzyprocesorowej.1
T-W-12Koprocesory3
T-W-13Techniki debugowania i problemy bezpieczeństwa procesorów2
T-W-14Projektowanie inteligentnych układów wejścia-wyjścia dla SoC4
T-W-15Inteligentne układy wejścia-wyjścia. Zaliczenie wykładów.6
30

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1Uczestnictwo w zajęciach30
A-L-2Przygotowanie się do zajęć laboratoryjnych16
A-L-3Uzpełnienie wiedzy z literatury do zajęć laboratoryjnych18
A-L-4Konsultacje2
66
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Uczestnictwo w zajęciach30
A-W-2Uzupełnienie wiedzy z wykorzystaniem literatury18
A-W-3Przygotowanie się do zaliczenia12
60
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięTI_1A_C13_W01Posiada wiedzę w zakresie projektowania systemów ASIP
Odniesienie do efektów kształcenia dla kierunku studiówTI_1A_W03Ma zaawansowaną, uporządkowaną i podbudowaną teoretycznie wiedzę ogólną obejmującą kluczowe zagadnienia z obszaru teleinformatyki.
TI_1A_W07Ma wiedzę o cyklu życia urządzeń, obiektów i systemów technicznych.
Cel przedmiotuC-1Zapoznanie z metodami projektowania systemów wbudowanych w szczególności wykorzystujących ASIP
Treści programoweT-W-1Budowa procesora. Model programowy i model sprzętowy.
T-W-2Ścieżki przetwarzania procesora.
T-W-4Projektowanie i testowanie procesorów ASIP (Application-Specific Instruction set Processors).
T-W-5Hierarchia pamięci fizycznej i logicznej, segmentacja pamięci, optymalizacja dostępu do pamięci.
T-W-7Procesory superskalarne. Procesory sygnałowe (DSP) i VLIW.
T-W-9Pamięci podręczne (cache) i ich hierarchia.
T-W-10Arytmetyka stałopozycyjna i zmiennopozycyjna. Optymalizacja obliczeń pod kątem wydajności.
T-W-8Synteza asemblera dla procesora ASIP.
T-W-6Tryby adresowania pamięci i układów wejścia/wyjścia procesorów. Wpływ listy rozkazowej na wydajność.
T-W-3Projektowanie układów System on Chip (SoC) w strukturach FPGA z wykorzystaniem soft procesorów i hard procesorów.
Metody nauczaniaM-1Wykład informacyjny, wykład problemowy
Sposób ocenyS-2Ocena podsumowująca: Zaliczenie
Kryteria ocenyOcenaKryterium oceny
2,0Nie spełnia wymogów uzyskania oceny dostatecznej uzyskując poniżej 50% punktacji z pytań egzaminacyjnych z zakresu projektowania systemów ASIP
3,0Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 50-60% z pytań egzaminacyjnych z tego zakresu
3,5Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 61-70% z pytań egzaminacyjnych z tego zakresu
4,0Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 71-80% z pytań egzaminacyjnych z tego zakresu
4,5Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 81-90% z pytań egzaminacyjnych z tego zakresu
5,0Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 91-100% z pytań egzaminacyjnych z tego zakresu
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięTI_1A_C13_W02Posiada wiedzę w zakresie sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym
Odniesienie do efektów kształcenia dla kierunku studiówTI_1A_W07Ma wiedzę o cyklu życia urządzeń, obiektów i systemów technicznych.
TI_1A_W03Ma zaawansowaną, uporządkowaną i podbudowaną teoretycznie wiedzę ogólną obejmującą kluczowe zagadnienia z obszaru teleinformatyki.
Cel przedmiotuC-2Zapoznanie z metodami projektowania akceleracji sprzętowej obsługi zdarzeń
Treści programoweT-W-11Układy DMA do komunikacji międzyprocesowej i międzyprocesorowej.
T-W-13Techniki debugowania i problemy bezpieczeństwa procesorów
T-W-12Koprocesory
T-W-15Inteligentne układy wejścia-wyjścia. Zaliczenie wykładów.
T-W-14Projektowanie inteligentnych układów wejścia-wyjścia dla SoC
Metody nauczaniaM-1Wykład informacyjny, wykład problemowy
Sposób ocenyS-2Ocena podsumowująca: Zaliczenie
Kryteria ocenyOcenaKryterium oceny
2,0Nie spełnia wymogów uzyskania oceny dostatecznej uzyskując poniżej 50% punktacji z pytań egzaminacyjnych z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym
3,0Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 50-60% z pytań egzaminacyjnych z tego zakresu
3,5Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 61-70% z pytań egzaminacyjnych z tego zakresu
4,0Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 71-80% z pytań egzaminacyjnych z tego zakresu
4,5Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 81-90% z pytań egzaminacyjnych z tego zakresu
5,0Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 91-100% z pytań egzaminacyjnych z tego zakresu
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięTI_1A_C13_U01Potrafi projektować systemy ASIP
Odniesienie do efektów kształcenia dla kierunku studiówTI_1A_U09Potrafi dobrać właściwe metody i narzędzia do rozwiązywania różnych zadań w warunkach nie w pełni przewidywalnych.
Cel przedmiotuC-1Zapoznanie z metodami projektowania systemów wbudowanych w szczególności wykorzystujących ASIP
Treści programoweT-L-3Debugowanie systemów ASIP
T-L-1Projektowanie systemów ASIP z wykorzystaniem symulatora
T-L-2Synteza systemów ASIP
T-L-4Synteza systemów ASIP z wykorzystaniem IP cores
Metody nauczaniaM-2Ćwiczenia laboratoryjne
Sposób ocenyS-1Ocena formująca: Ocena ćwiczenia laboratoryjnego
S-3Ocena podsumowująca: Ocena bloku ćwiczeń laboratoryjnych
Kryteria ocenyOcenaKryterium oceny
2,0Nie spełnia wymogów uzyskania oceny dostatecznej, uzyskując punktację poniżej 50% z oceny wykonanych ćwiczeń laboratoryjnych z zakresu projektowania systemów ASIP
3,0Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 50-60% z oceny wykonanych ćwiczeń laboratoryjnych
3,5Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 61-70% z oceny wykonanych ćwiczeń laboratoryjnych
4,0Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 71-80% z oceny wykonanych ćwiczeń laboratoryjnych
4,5Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 81-90% z oceny wykonanych ćwiczeń laboratoryjnych
5,0Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 91-100% z oceny wykonanych ćwiczeń laboratoryjnych
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięTI_1A_C13_U02Potrafi projektować systemy z wykorzystaniem sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym
Odniesienie do efektów kształcenia dla kierunku studiówTI_1A_U09Potrafi dobrać właściwe metody i narzędzia do rozwiązywania różnych zadań w warunkach nie w pełni przewidywalnych.
Cel przedmiotuC-2Zapoznanie z metodami projektowania akceleracji sprzętowej obsługi zdarzeń
Treści programoweT-L-5Synteza układów akceleracji sprzętowej obsługi zdarzeń
T-L-6Synteza inteligentnych układów I/O
Metody nauczaniaM-2Ćwiczenia laboratoryjne
Sposób ocenyS-1Ocena formująca: Ocena ćwiczenia laboratoryjnego
S-3Ocena podsumowująca: Ocena bloku ćwiczeń laboratoryjnych
Kryteria ocenyOcenaKryterium oceny
2,0Nie spełnia wymogów uzyskania oceny dostatecznej, uzyskując punktację poniżej 50% z oceny wykonanych ćwiczeń laboratoryjnych z zakresu projektowania systemów wykorzystujących sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym
3,0Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 50-60% z oceny wykonanych ćwiczeń laboratoryjnych
3,5Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 61-70% z oceny wykonanych ćwiczeń laboratoryjnych
4,0Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 71-80% z oceny wykonanych ćwiczeń laboratoryjnych
4,5Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 81-90% z oceny wykonanych ćwiczeń laboratoryjnych
5,0Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 91-100% z oceny wykonanych ćwiczeń laboratoryjnych