Wydział Elektryczny - Teleinformatyka (S1)
Sylabus przedmiotu Architektury systemów komputerowych i wbudowanych:
Informacje podstawowe
| Kierunek studiów | Teleinformatyka | ||
|---|---|---|---|
| Forma studiów | studia stacjonarne | Poziom | pierwszego stopnia |
| Tytuł zawodowy absolwenta | inżynier | ||
| Obszary studiów | charakterystyki PRK, kompetencje inżynierskie PRK | ||
| Profil | ogólnoakademicki | ||
| Moduł | — | ||
| Przedmiot | Architektury systemów komputerowych i wbudowanych | ||
| Specjalność | przedmiot wspólny | ||
| Jednostka prowadząca | Katedra Przetwarzania Sygnałów i Inżynierii Multimedialnej | ||
| Nauczyciel odpowiedzialny | Przemysław Mazurek <Przemyslaw.Mazurek@zut.edu.pl> | ||
| Inni nauczyciele | |||
| ECTS (planowane) | 5,0 | ECTS (formy) | 5,0 |
| Forma zaliczenia | egzamin | Język | polski |
| Blok obieralny | — | Grupa obieralna | — |
Formy dydaktyczne
Wymagania wstępne
| KOD | Wymaganie wstępne |
|---|---|
| W-1 | Informatyka |
| W-2 | Systemy operacyjne |
Cele przedmiotu
| KOD | Cel modułu/przedmiotu |
|---|---|
| C-1 | Zapoznanie z metodami projektowania systemów wbudowanych w szczególności wykorzystujących ASIP |
| C-2 | Zapoznanie z metodami projektowania akceleracji sprzętowej obsługi zdarzeń |
Treści programowe z podziałem na formy zajęć
| KOD | Treść programowa | Godziny |
|---|---|---|
| laboratoria | ||
| T-L-1 | Projektowanie systemów ASIP z wykorzystaniem symulatora | 5 |
| T-L-2 | Synteza systemów ASIP | 4 |
| T-L-3 | Debugowanie systemów ASIP | 1 |
| T-L-4 | Synteza systemów ASIP z wykorzystaniem IP cores | 5 |
| T-L-5 | Synteza układów akceleracji sprzętowej obsługi zdarzeń | 5 |
| T-L-6 | Synteza koprocesorów | 5 |
| T-L-7 | Synteza inteligentnych układów I/O | 5 |
| 30 | ||
| wykłady | ||
| T-W-1 | Budowa procesora. Model programowy i model sprzętowy. | 1 |
| T-W-2 | Ścieżki przetwarzania procesora. | 1 |
| T-W-3 | Projektowanie układów System on Chip (SoC) w strukturach FPGA z wykorzystaniem soft procesorów i hard procesorów. | 2 |
| T-W-4 | Projektowanie i testowanie procesorów ASIP (Application-Specific Instruction set Processors). | 1 |
| T-W-5 | Hierarchia pamięci fizycznej i logicznej, segmentacja pamięci, optymalizacja dostępu do pamięci. | 1 |
| T-W-6 | Zarządzanie pamięcią - bloki MMU i MPU. | 1 |
| T-W-7 | Tryby adresowania pamięci i układów wejścia/wyjścia procesorów. Wpływ listy rozkazowej na wydajność. | 2 |
| T-W-8 | Procesory superskalarne. Procesory sygnałowe (DSP) i VLIW. | 1 |
| T-W-9 | Synteza asemblera dla procesora ASIP. | 2 |
| T-W-10 | Pamięci podręczne (cache) i ich hierarchia. | 1 |
| T-W-11 | Arytmetyka stałopozycyjna i zmiennopozycyjna. Optymalizacja obliczeń pod kątem wydajności. | 2 |
| T-W-12 | Układy DMA do komunikacji międzyprocesowej i międzyprocesorowej. | 1 |
| T-W-13 | Koprocesory | 3 |
| T-W-14 | Techniki debugowania systemów komputerowych z wykorzystaniem narzędzi programowych i sprzętowych | 2 |
| T-W-15 | Projektowanie inteligentnych układów wejścia-wyjścia dla SoC | 4 |
| T-W-16 | Inteligentne układy wejścia-wyjścia | 5 |
| 30 | ||
Obciążenie pracą studenta - formy aktywności
| KOD | Forma aktywności | Godziny |
|---|---|---|
| laboratoria | ||
| A-L-1 | Uczestnictwo w zajęciach | 30 |
| A-L-2 | Przygotowanie się do zajęć laboratoryjnych | 16 |
| A-L-3 | Uzpełnienie wiedzy z literatury do zajęć laboratoryjnych | 18 |
| 64 | ||
| wykłady | ||
| A-W-1 | Uczestnictwo w zajęciach | 30 |
| A-W-2 | Uzupełnienie wiedzy z wykorzystaniem literatury | 18 |
| A-W-3 | Przygotowanie się do egzaminu | 10 |
| A-W-4 | Egzamin | 2 |
| 60 | ||
Metody nauczania / narzędzia dydaktyczne
| KOD | Metoda nauczania / narzędzie dydaktyczne |
|---|---|
| M-1 | Wykład informacyjny, wykład problemowy |
| M-2 | Ćwiczenia laboratoryjne |
Sposoby oceny
| KOD | Sposób oceny |
|---|---|
| S-1 | Ocena formująca: Ocena ćwiczenia laboratoryjnego |
| S-2 | Ocena podsumowująca: Egzamin |
| S-3 | Ocena podsumowująca: Ocena bloku ćwiczeń laboratoryjnych |
Zamierzone efekty uczenia się - wiedza
| Zamierzone efekty uczenia się | Odniesienie do efektów kształcenia dla kierunku studiów | Odniesienie do efektów zdefiniowanych dla obszaru kształcenia | Odniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżyniera | Cel przedmiotu | Treści programowe | Metody nauczania | Sposób oceny |
|---|---|---|---|---|---|---|---|
| TI_1A_C13_W01 Posiada wiedzę w zakresie projektowania systemów ASIP | TI_1A_W12 | — | — | C-1 | T-W-1, T-W-2, T-W-4, T-W-5, T-W-6, T-W-8, T-W-10, T-W-11, T-W-9, T-W-7, T-W-3 | M-1 | S-2 |
| TI_1A_C13_W02 Posiada wiedzę w zakresie sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym | TI_1A_W16 | — | — | C-2 | T-W-12, T-W-14, T-W-13, T-W-16, T-W-15 | M-1 | S-2 |
Zamierzone efekty uczenia się - umiejętności
| Zamierzone efekty uczenia się | Odniesienie do efektów kształcenia dla kierunku studiów | Odniesienie do efektów zdefiniowanych dla obszaru kształcenia | Odniesienie do efektów uczenia się prowadzących do uzyskania tytułu zawodowego inżyniera | Cel przedmiotu | Treści programowe | Metody nauczania | Sposób oceny |
|---|---|---|---|---|---|---|---|
| TI_1A_C13_U01 Potrafi projektować systemy ASIP | TI_1A_U07 | — | — | C-1 | T-L-3, T-L-1, T-L-2, T-L-4 | M-2 | S-1, S-3 |
| TI_1A_C13_U02 Potrafi projektować systemy z wykorzystaniem sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym | TI_1A_U10 | — | — | C-2 | T-L-5, T-L-6, T-L-7 | M-2 | S-1, S-3 |
Kryterium oceny - wiedza
| Efekt uczenia się | Ocena | Kryterium oceny |
|---|---|---|
| TI_1A_C13_W01 Posiada wiedzę w zakresie projektowania systemów ASIP | 2,0 | Nie spełnia wymogów uzyskania oceny dostatecznej uzyskując poniżej 50% punktacji z pytań egzaminacyjnych z zakresu projektowania systemów ASIP |
| 3,0 | Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 50-60% z pytań egzaminacyjnych z tego zakresu | |
| 3,5 | Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 61-70% z pytań egzaminacyjnych z tego zakresu | |
| 4,0 | Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 71-80% z pytań egzaminacyjnych z tego zakresu | |
| 4,5 | Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 81-90% z pytań egzaminacyjnych z tego zakresu | |
| 5,0 | Posiada wiedzę z zakresu projektowania systemów ASIP, udokumentowaną uzyskaniem punktacji w zakresie 91-100% z pytań egzaminacyjnych z tego zakresu | |
| TI_1A_C13_W02 Posiada wiedzę w zakresie sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym | 2,0 | Nie spełnia wymogów uzyskania oceny dostatecznej uzyskując poniżej 50% punktacji z pytań egzaminacyjnych z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym |
| 3,0 | Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 50-60% z pytań egzaminacyjnych z tego zakresu | |
| 3,5 | Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 61-70% z pytań egzaminacyjnych z tego zakresu | |
| 4,0 | Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 71-80% z pytań egzaminacyjnych z tego zakresu | |
| 4,5 | Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 81-90% z pytań egzaminacyjnych z tego zakresu | |
| 5,0 | Posiada wiedzę z zakresu zastosowań sprzętowych metod wspomagania obsługi zdarzeń w czasie rzeczywistym, udokumentowaną uzyskaniem punktacji w zakresie 91-100% z pytań egzaminacyjnych z tego zakresu |
Kryterium oceny - umiejętności
| Efekt uczenia się | Ocena | Kryterium oceny |
|---|---|---|
| TI_1A_C13_U01 Potrafi projektować systemy ASIP | 2,0 | Nie spełnia wymogów uzyskania oceny dostatecznej, uzyskując punktację poniżej 50% z oceny wykonanych ćwiczeń laboratoryjnych z zakresu projektowania systemów ASIP |
| 3,0 | Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 50-60% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 3,5 | Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 61-70% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 4,0 | Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 71-80% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 4,5 | Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 81-90% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 5,0 | Potrafi implementować systemy ASIP, uzyskując punktację w zakresie 91-100% z oceny wykonanych ćwiczeń laboratoryjnych | |
| TI_1A_C13_U02 Potrafi projektować systemy z wykorzystaniem sprzętowego wspomagania obsługi zdarzeń w czasie rzeczywistym | 2,0 | Nie spełnia wymogów uzyskania oceny dostatecznej, uzyskując punktację poniżej 50% z oceny wykonanych ćwiczeń laboratoryjnych z zakresu projektowania systemów wykorzystujących sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym |
| 3,0 | Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 50-60% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 3,5 | Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 61-70% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 4,0 | Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 71-80% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 4,5 | Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 81-90% z oceny wykonanych ćwiczeń laboratoryjnych | |
| 5,0 | Potrafi implementować systemy wykorzystujące sprzętowe wspomagania obsługi zdarzeń w czasie rzeczywistym, uzyskując punktację w zakresie 91-100% z oceny wykonanych ćwiczeń laboratoryjnych |
Literatura podstawowa
- Intel, Quartus Prime Handbook, Intel, 2019
- D.A. Patterson, J.L. Hennesey, Computer Organization and Design, Elsevier, 2010
- W. Stallings, Organizacja i architektura systemu komputerowego. Projektowanie systemu a jego wydajność, WNT, 2010
Literatura dodatkowa
- M. Bis, Linux w systemach embedded, BTC, 2016
- O. Schliebusch, H. Meyr, R. Leupers, Optimized ASIP Synthesis from Architecture Description Language Models, Kluwer, 2007