Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Administracja Centralna Uczelni - Wymiana międzynarodowa (S1)

Sylabus przedmiotu Digital Systems:

Informacje podstawowe

Kierunek studiów Wymiana międzynarodowa
Forma studiów studia stacjonarne Poziom pierwszego stopnia
Tytuł zawodowy absolwenta
Obszary studiów
Profil
Moduł
Przedmiot Digital Systems
Specjalność przedmiot wspólny
Jednostka prowadząca Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl>
Inni nauczyciele
ECTS (planowane) 5,0 ECTS (formy) 5,0
Forma zaliczenia zaliczenie Język angielski
Blok obieralny Grupa obieralna

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
wykładyW1 30 2,00,40zaliczenie
laboratoriaL1 30 3,00,60zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Digital design.
W-2Basics of electronics.

Cele przedmiotu

KODCel modułu/przedmiotu
C-1FPGA programming in Verilog.
C-2Basics of VHDL.
C-3General knowledge of FPGA technology.

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1Combinatorial logic and arithmetic circuits.8
T-L-2Waveforms generation using sequential logic.8
T-L-3Selected application implementation (eg. Morse code, audio waveform generation).10
T-L-4Advanced topics - resource sharing and optimalization.2
T-L-5Assessment.2
30
wykłady
T-W-1Combinatorial logic. Functional Blocks. Enabling. Decoding. Multiplexer-based combinational circuits. Adder. Subtractor. HDL models of combinatorial circuits.4
T-W-2Combinatorial logic design.4
T-W-3Sequential logic definitions. Latches. State tables and diagrams. Sequential circuits analysis and design.5
T-W-4Verilog/VHDL languages.5
T-W-5Basics of FPGA/CPLD devices architectures.2
T-W-6Digital circuits technologies.2
T-W-7Memories. Static and dynamic, synchronous and asynchronous. RAM types.2
T-W-8Synthesis methods and tools of digital systems.4
T-W-9Assessment.2
30

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1Laboratories.30
A-L-2Individual work45
75
wykłady
A-W-1Lectures30
A-W-2Individual work20
50

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Lectures.
M-2Laboratories.
M-3Project

Sposoby oceny

KODSposób oceny
S-1Ocena podsumowująca: Final Exam
S-2Ocena formująca: Laboratory reports.
S-3Ocena formująca: Project.

Zamierzone efekty uczenia się - wiedza

Zamierzone efekty uczenia sięOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
WM-WI_1-_??_W01
Student knows basics of HDL and RTL synthesis.
C-2, C-1T-W-8, T-W-4, T-W-1M-1S-1
WM-WI_1-_??_W02
Student knows structures of digital systems.
C-3T-W-7, T-W-6, T-W-5, T-W-1, T-W-2, T-W-3M-1S-1

Zamierzone efekty uczenia się - umiejętności

Zamierzone efekty uczenia sięOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
WM-WI_1-_??_U01
Student is able to program in Verilog/VHDL.
C-2, C-1T-L-3, T-L-1, T-L-5, T-L-2, T-L-4M-2S-2

Kryterium oceny - wiedza

Efekt uczenia sięOcenaKryterium oceny
WM-WI_1-_??_W01
Student knows basics of HDL and RTL synthesis.
2,0
3,0Basics of HDL modeling
3,5
4,0
4,5
5,0
WM-WI_1-_??_W02
Student knows structures of digital systems.
2,0
3,0Basics of digital structures
3,5
4,0
4,5
5,0

Kryterium oceny - umiejętności

Efekt uczenia sięOcenaKryterium oceny
WM-WI_1-_??_U01
Student is able to program in Verilog/VHDL.
2,0
3,0Students is able to model basic digital structures
3,5
4,0
4,5
5,0

Literatura podstawowa

  1. M. Morris R. Mano, Michael D. Ciletti, Digital Design, Pearson, 2018, 6
  2. C.M. Maxfield, The Design Warrior’s Guide to FPGAs, Linacre House

Literatura dodatkowa

  1. K.K. Parhi, VLSI Digital Signal Processing Systems, John Wiley & Sons, 2011
  2. S. S. Bhattacharyya, Hardware/Software Co-synthesis of DSP Systems, Programmable Digital Signal Processors, 2001

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1Combinatorial logic and arithmetic circuits.8
T-L-2Waveforms generation using sequential logic.8
T-L-3Selected application implementation (eg. Morse code, audio waveform generation).10
T-L-4Advanced topics - resource sharing and optimalization.2
T-L-5Assessment.2
30

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Combinatorial logic. Functional Blocks. Enabling. Decoding. Multiplexer-based combinational circuits. Adder. Subtractor. HDL models of combinatorial circuits.4
T-W-2Combinatorial logic design.4
T-W-3Sequential logic definitions. Latches. State tables and diagrams. Sequential circuits analysis and design.5
T-W-4Verilog/VHDL languages.5
T-W-5Basics of FPGA/CPLD devices architectures.2
T-W-6Digital circuits technologies.2
T-W-7Memories. Static and dynamic, synchronous and asynchronous. RAM types.2
T-W-8Synthesis methods and tools of digital systems.4
T-W-9Assessment.2
30

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1Laboratories.30
A-L-2Individual work45
75
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Lectures30
A-W-2Individual work20
50
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięWM-WI_1-_??_W01Student knows basics of HDL and RTL synthesis.
Cel przedmiotuC-2Basics of VHDL.
C-1FPGA programming in Verilog.
Treści programoweT-W-8Synthesis methods and tools of digital systems.
T-W-4Verilog/VHDL languages.
T-W-1Combinatorial logic. Functional Blocks. Enabling. Decoding. Multiplexer-based combinational circuits. Adder. Subtractor. HDL models of combinatorial circuits.
Metody nauczaniaM-1Lectures.
Sposób ocenyS-1Ocena podsumowująca: Final Exam
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Basics of HDL modeling
3,5
4,0
4,5
5,0
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięWM-WI_1-_??_W02Student knows structures of digital systems.
Cel przedmiotuC-3General knowledge of FPGA technology.
Treści programoweT-W-7Memories. Static and dynamic, synchronous and asynchronous. RAM types.
T-W-6Digital circuits technologies.
T-W-5Basics of FPGA/CPLD devices architectures.
T-W-1Combinatorial logic. Functional Blocks. Enabling. Decoding. Multiplexer-based combinational circuits. Adder. Subtractor. HDL models of combinatorial circuits.
T-W-2Combinatorial logic design.
T-W-3Sequential logic definitions. Latches. State tables and diagrams. Sequential circuits analysis and design.
Metody nauczaniaM-1Lectures.
Sposób ocenyS-1Ocena podsumowująca: Final Exam
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Basics of digital structures
3,5
4,0
4,5
5,0
PoleKODZnaczenie kodu
Zamierzone efekty uczenia sięWM-WI_1-_??_U01Student is able to program in Verilog/VHDL.
Cel przedmiotuC-2Basics of VHDL.
C-1FPGA programming in Verilog.
Treści programoweT-L-3Selected application implementation (eg. Morse code, audio waveform generation).
T-L-1Combinatorial logic and arithmetic circuits.
T-L-5Assessment.
T-L-2Waveforms generation using sequential logic.
T-L-4Advanced topics - resource sharing and optimalization.
Metody nauczaniaM-2Laboratories.
Sposób ocenyS-2Ocena formująca: Laboratory reports.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Students is able to model basic digital structures
3,5
4,0
4,5
5,0