Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Administracja Centralna Uczelni - Wymiana międzynarodowa (S1)

Sylabus przedmiotu Programmable Logic Devices:

Informacje podstawowe

Kierunek studiów Wymiana międzynarodowa
Forma studiów studia stacjonarne Poziom pierwszego stopnia
Tytuł zawodowy absolwenta
Obszary studiów
Profil
Moduł
Przedmiot Programmable Logic Devices
Specjalność przedmiot wspólny
Jednostka prowadząca Katedra Inżynierii Systemów, Sygnałów i Elektroniki
Nauczyciel odpowiedzialny Witold Mickiewicz <Witold.Mickiewicz@zut.edu.pl>
Inni nauczyciele Tomasz Miłosławski <Tomasz.Miloslawski@zut.edu.pl>
ECTS (planowane) 4,0 ECTS (formy) 4,0
Forma zaliczenia zaliczenie Język angielski
Blok obieralny Grupa obieralna

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
projektyP2 15 1,00,30zaliczenie
laboratoriaL2 15 1,00,26zaliczenie
wykładyW2 15 2,00,44zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Basic knowledge on digital circuits and informatics

Cele przedmiotu

KODCel modułu/przedmiotu
C-1To provide knowledge on programmable logic devices and its use in modern digital system design
C-2Student will be able to describe the building blocks in modern CPLD and FPGA integrated circuits. Student will be able to design and test simple digital apliances using programmable IC's and hardware description language.

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1Introduction to the programming environment and laboratory board2
T-L-2Implementation of combinational circuits. Part 1.2
T-L-3Implementation of combinational circuits. Part 2.2
T-L-4Register circuits. Part 1 – synchronous flip-flops and shift register.2
T-L-5Register circuits. Part 2 – counters.2
T-L-6The implementation of synchronous machines in programmable logic devices. Elimination of switches contact debouncing.2
T-L-7VGA video generator in the FPGA structure.2
T-L-8Final test.1
15
projekty
T-P-1Design and testing of various digital systems designed using FPGA laboratory boards.15
15
wykłady
T-W-1Categorization of programmable logic devices.1
T-W-2Design systems for SPLD and CPLD. Configuration memory.2
T-W-3Properties and configuration of logic blocks (LUT, FF) and I/O in FPGA. Specialized blocks – RAM, multipliers. Distribution of clock signals (PLL, DLL).2
T-W-4Metastability. Abstraction levels in digital systems description.1
T-W-5Elements of VHDL.6
T-W-6Designing paths. Design environments for FPGA design. JTAG. Systems on Chip. Structured ASIC.3
15

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1Presence15
A-L-2Preparation15
30
projekty
A-P-1Presence15
A-P-2Project reports preparation15
30
wykłady
A-W-1Presence15
A-W-2Selfstudy30
A-W-3Test preparation15
60

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Lectures
M-2work in laboratory
M-3Projects design

Sposoby oceny

KODSposób oceny
S-1Ocena podsumowująca: Reports
S-2Ocena podsumowująca: written assessment
S-3Ocena podsumowująca: written test

Zamierzone efekty kształcenia - wiedza

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
WM-WE_1-_null_W01
Student will be able to describe the building blocks in modern CPLD and FPGA integrated circuits.
C-2M-1, M-3S-3

Zamierzone efekty kształcenia - umiejętności

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
WM-WE_1-_null_U01
Student will be able to design and test simple digital apliances using programmable IC's and hardware description language.

Literatura podstawowa

  1. Skahill K., VHDL. Design of programmable logic devices, Prentice Hall, 2001
  2. Sunggu Lee, Design of computers and other complex digital devices, Prentice Hall, 2000
  3. Zwolinski Mark, Digital System Desin withVHDL., Pearson Education Limited, 2004, 2

Literatura dodatkowa

  1. Oldfield J. V., Dorf R. C., Reconfigurable Logic for Rapid Prototyping and Implementation of Digital Systems, John Wiley&Sons, NY, 1995
  2. Ashenden Peter J., VHDL Tutorial, Ashenden Designs PTY Ltd, 2004

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1Introduction to the programming environment and laboratory board2
T-L-2Implementation of combinational circuits. Part 1.2
T-L-3Implementation of combinational circuits. Part 2.2
T-L-4Register circuits. Part 1 – synchronous flip-flops and shift register.2
T-L-5Register circuits. Part 2 – counters.2
T-L-6The implementation of synchronous machines in programmable logic devices. Elimination of switches contact debouncing.2
T-L-7VGA video generator in the FPGA structure.2
T-L-8Final test.1
15

Treści programowe - projekty

KODTreść programowaGodziny
T-P-1Design and testing of various digital systems designed using FPGA laboratory boards.15
15

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Categorization of programmable logic devices.1
T-W-2Design systems for SPLD and CPLD. Configuration memory.2
T-W-3Properties and configuration of logic blocks (LUT, FF) and I/O in FPGA. Specialized blocks – RAM, multipliers. Distribution of clock signals (PLL, DLL).2
T-W-4Metastability. Abstraction levels in digital systems description.1
T-W-5Elements of VHDL.6
T-W-6Designing paths. Design environments for FPGA design. JTAG. Systems on Chip. Structured ASIC.3
15

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1Presence15
A-L-2Preparation15
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - projekty

KODForma aktywnościGodziny
A-P-1Presence15
A-P-2Project reports preparation15
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Presence15
A-W-2Selfstudy30
A-W-3Test preparation15
60
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaWM-WE_1-_null_W01Student will be able to describe the building blocks in modern CPLD and FPGA integrated circuits.
Cel przedmiotuC-2Student will be able to describe the building blocks in modern CPLD and FPGA integrated circuits. Student will be able to design and test simple digital apliances using programmable IC's and hardware description language.
Metody nauczaniaM-1Lectures
M-3Projects design
Sposób ocenyS-3Ocena podsumowująca: written test
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaWM-WE_1-_null_U01Student will be able to design and test simple digital apliances using programmable IC's and hardware description language.