Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Wydział Informatyki - Informatyka (S1)

Sylabus przedmiotu Zastosowania układów konfigurowalnych:

Informacje podstawowe

Kierunek studiów Informatyka
Forma studiów studia stacjonarne Poziom pierwszego stopnia
Tytuł zawodowy absolwenta inżynier
Obszary studiów nauki techniczne, studia inżynierskie
Profil ogólnoakademicki
Moduł
Przedmiot Zastosowania układów konfigurowalnych
Specjalność systemy komputerowe i oprogramowanie
Jednostka prowadząca Katedra Architektury Komputerów i Telekomunikacji
Nauczyciel odpowiedzialny Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl>
Inni nauczyciele Mariusz Kapruziak <Mariusz.Kapruziak@zut.edu.pl>
ECTS (planowane) 3,0 ECTS (formy) 3,0
Forma zaliczenia zaliczenie Język polski
Blok obieralny 10 Grupa obieralna 4

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
laboratoriaL6 15 1,00,25zaliczenie
projektyP6 15 1,00,33zaliczenie
wykładyW6 15 1,00,42zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Zaliczony przedmiot "Elektronika".
W-2Zaliczony przedmiot "Technika cyfrowa".
W-3Zaliczony przedmiot "Architektura systemów komputerowych".
W-4Zaliczony przedmiot "Systemy wbudowane".

Cele przedmiotu

KODCel modułu/przedmiotu
C-1Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania.
C-2Ukształtowanie umiejętności oceny jakości i zysku z wykorzystania układu FPGA zamiast konwencjonalnego mikroprocesora.
C-3Ukształtowanie umiejętności z zakresu zastosowania układu konfigurowalnego do rozwiązania konkretnych zadań lub problemów.

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1Zapoznanie się z językami opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.3
T-L-2Przeprowadzenie kosyntezy sprzętowo - programowej dla wybranego problemu.4
T-L-3Przeprowadzenie syntezy poziomu architektury dla wybranego zadania.4
T-L-4Optymalizacja wynikowej struktury procesora dla wybranego zadania.4
15
projekty
T-P-1Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - przygotowanie specyfikacji.4
T-P-2Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - implementacja.7
T-P-3Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - testowanie na układach.4
15
wykłady
T-W-1Języki opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.3
T-W-2Podstawy programowalnych układów logicznych.2
T-W-3Budowa układów CPLD i FPGA.2
T-W-4Kosynteza sprzętowo-programowa oraz synteza poziomu architektury.2
T-W-5Obliczanie parametrów układów konfigurowalnych.2
T-W-6Optymalizacja wynikowej struktury procesora.2
T-W-7Przykłady zastosowań układów konfigurowalnych.2
15

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1Uczestnictwo w ćwiczeniach laboratoryjnych.15
A-L-2Przygotowanie się do zajęć laboratoryjnych.3
A-L-3Opracowanie wyników z laboratorium.4
A-L-4Napisanie sprawozdania z laboratorium.6
A-L-5Udział w zaliczeniu i konsultacjach2
30
projekty
A-P-1Uczestnictwo w zajęciach projektowych.15
A-P-2Przygotowanie dokumentacji realizowanego projektu.13
A-P-3Udział w zaliczeniu i konsultacjach2
30
wykłady
A-W-1Uczestnictwo w wykładach15
A-W-2Czytanie wskazanej literatury.8
A-W-3Przygotowanie się do zaliczenia.5
A-W-4Udział w zaliczeniu i konsultacjach2
30

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Wykład informacyjny
M-2Wykład problemowy
M-3Metoda praktyczna - ćwiczenia laboratoryjne
M-4Metoda praktyczna - metoda projektów

Sposoby oceny

KODSposób oceny
S-1Ocena formująca: Sprawozdanie z ćwiczeń laboratoryjnych.
S-2Ocena podsumowująca: Sprawozdanie ze zrealizowanego podczas zajęć projektu.
S-3Ocena podsumowująca: Egzamin ustny z pytaniami praktycznymi.

Zamierzone efekty kształcenia - wiedza

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
I_1A_O4/07_W01
W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować programowalne układy logiczne.
I_1A_W03C-1, C-3T-W-2M-1S-3
I_1A_O4/07_W02
W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
I_1A_W06, I_1A_W16C-1, C-3T-W-1M-1S-3

Zamierzone efekty kształcenia - umiejętności

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
I_1A_O4/07_U01
Student będzie potrafił wykonać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
I_1A_U01, I_1A_U02, I_1A_U17, I_1A_U03C-1, C-2T-L-2, T-L-3, T-L-4, T-L-1, T-W-2, T-W-3, T-W-4, T-W-5, T-W-1M-3S-1
I_1A_O4/07_U02
Student będzie potrafił wykonać projekt systemu z wykorzystaniem układu konfiguralnego.
I_1A_U01, I_1A_U02, I_1A_U04, I_1A_U17, I_1A_U18, I_1A_U05C-1, C-3T-P-2, T-P-1, T-P-3M-4S-2

Zamierzone efekty kształcenia - inne kompetencje społeczne i personalne

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
I_1A_O4/07_K01
W wyniku przeprowadzonych zajęć student nabędzie zdolność do pracy projektowej realizowanej indywidualnie oraz zespołowo.
I_1A_K07, I_1A_K01, I_1A_K03C-1T-P-2, T-P-1, T-P-3M-3, M-4S-2, S-1

Kryterium oceny - wiedza

Efekt kształceniaOcenaKryterium oceny
I_1A_O4/07_W01
W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować programowalne układy logiczne.
2,0
3,0Student potrafi w podstawowy sposów scharakteryzować programowalne układy logiczne.
3,5Student potrafi scharakteryzować ze zrozumieniem programowalne układy logiczne.
4,0Student potrafi scharakteryzować ze zrozumieniem i wskazać zastosowania programowalnych układów logicznych.
4,5Student potrafi scharakteryzować ze zrozumieniem i wskazać zastosowania oraz zanalizować programowalne układy logiczne.
5,0Student potrafi scharakteryzować ze zrozumieniem, wskazać zastosowania, zanalizować oraz dokonać syntezy programowalnych układów logicznych.
I_1A_O4/07_W02
W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
2,0
3,0Student umie w sposób podstawowy scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
3,5Student umie scharakteryzować ze zrozumieniem języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
4,0Student umie scharakteryzować ze zrozumieniem języki opisu sprzętu: VHDL, system Verilog, Verilog2001 i wskazać ich zastosowania.
4,5Student umie scharakteryzować ze zrozumieniem oraz zanalizować języki opisu sprzętu: VHDL, system Verilog, Verilog2001 i wskazać ich zastosowania.
5,0Student umie scharakteryzować ze zrozumieniem i zanalizować języki opisu sprzętu: VHDL, system Verilog, Verilog2001 oraz wskazać ich zastosowania, a także dokonać ich syntezy.

Kryterium oceny - umiejętności

Efekt kształceniaOcenaKryterium oceny
I_1A_O4/07_U01
Student będzie potrafił wykonać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
2,0
3,0Student potrafi wykonać podstawową syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
3,5Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
4,0Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny.
4,5Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny i analizy.
5,0Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny i analizy, a także schrakteryzować etapy jej wykonania.
I_1A_O4/07_U02
Student będzie potrafił wykonać projekt systemu z wykorzystaniem układu konfiguralnego.
2,0
3,0Student będzie potrafił wykonać w sposób podstawowy projekt układu konfiguralnego od specyfikacji przez implementację do testowania.
3,5Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania.
4,0Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania.
4,5Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania i dokonać jego analizy.
5,0Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania i dokonać jego analizy i syntezy.

Kryterium oceny - inne kompetencje społeczne i personalne

Efekt kształceniaOcenaKryterium oceny
I_1A_O4/07_K01
W wyniku przeprowadzonych zajęć student nabędzie zdolność do pracy projektowej realizowanej indywidualnie oraz zespołowo.
2,0
3,0Student posiada zdolność do pracy projektowej na wybranych etapach realizacji. Potrafi organizować sobie pracę indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić niektóre typowe role.
3,5Student posiada zdolność do pracy projektowej na kilku etapach realizacji. Potrafi dość dobrze pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić niektóre typowe role.
4,0Student posiada zdolność do pracy projektowej na kilku etapach realizacji. Potrafi dobrze pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić większość typowych ról.
4,5Student posiada zdolność do pracy projektowej na każdym etapie realizacji. Potrafi sprawnie pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić większość typowych ról.
5,0Student posiada zdolność do pracy projektowej na każdym etapie realizacji. Potrafi efektywnie pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić wszystkie typowe role.

Literatura podstawowa

  1. De Micheli Giovanni, Synteza i optymalizacja układów cyfrowych, Wydawnictwa Naukowo-Techniczne, Warszawa, 1998
  2. Majewski Jacek, Zbysiński Piotr, Układy FPGA w przykładach, Wydawnictwo BTC, Warszawa, 2007
  3. Pasierbiński Jerzy, Zbysiński Piotr, Układy programowalne w praktyce, Wydawnictwa Komunikacji i Łączności, Warszawa, 2001
  4. Pawłowski Marek, Skorupski Andrzej, Projektowanie złożonych układów cyfrowych, Wydawnictwa Komunikacji i Łączności, Warszawa, 2010
  5. Skahill Kevin, Język VHDL, projektowanie programowalnych układów logicznych, Wydawnictwa Naukowo-Techniczne, Warszawa, 2004
  6. Zbysiński Piotr, Pasierbiński Jerzy, Układy programowalne –pierwsze kroki, Wydawnictwo BTC, Warszawa, 2004

Literatura dodatkowa

  1. Spartan-3E FPGA Family:Data Sheethttp, Spartan-3E FPGA Family:Data Sheethttp, http://www.xilinx.com/support/documentation/data_sheets/ds312.pdf, 2009
  2. SystemVerilog 3.1a, Language Reference Manual, Accellera’s Extensions to Verilog®, http://www.vhdl.org/sv/SystemVerilog_3.1a.pdf, 2009

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1Zapoznanie się z językami opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.3
T-L-2Przeprowadzenie kosyntezy sprzętowo - programowej dla wybranego problemu.4
T-L-3Przeprowadzenie syntezy poziomu architektury dla wybranego zadania.4
T-L-4Optymalizacja wynikowej struktury procesora dla wybranego zadania.4
15

Treści programowe - projekty

KODTreść programowaGodziny
T-P-1Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - przygotowanie specyfikacji.4
T-P-2Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - implementacja.7
T-P-3Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - testowanie na układach.4
15

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Języki opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.3
T-W-2Podstawy programowalnych układów logicznych.2
T-W-3Budowa układów CPLD i FPGA.2
T-W-4Kosynteza sprzętowo-programowa oraz synteza poziomu architektury.2
T-W-5Obliczanie parametrów układów konfigurowalnych.2
T-W-6Optymalizacja wynikowej struktury procesora.2
T-W-7Przykłady zastosowań układów konfigurowalnych.2
15

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1Uczestnictwo w ćwiczeniach laboratoryjnych.15
A-L-2Przygotowanie się do zajęć laboratoryjnych.3
A-L-3Opracowanie wyników z laboratorium.4
A-L-4Napisanie sprawozdania z laboratorium.6
A-L-5Udział w zaliczeniu i konsultacjach2
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - projekty

KODForma aktywnościGodziny
A-P-1Uczestnictwo w zajęciach projektowych.15
A-P-2Przygotowanie dokumentacji realizowanego projektu.13
A-P-3Udział w zaliczeniu i konsultacjach2
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Uczestnictwo w wykładach15
A-W-2Czytanie wskazanej literatury.8
A-W-3Przygotowanie się do zaliczenia.5
A-W-4Udział w zaliczeniu i konsultacjach2
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_1A_O4/07_W01W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować programowalne układy logiczne.
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_W03zna podstawy elektroniki, techniki analogowej i cyfrowej, ze szczególnym uwzględnieniem ich stosowanych aspektów, niezbędne do opisu i analizy działania systemów elektronicznych, w tym systemów zawierających układy programowalne
Cel przedmiotuC-1Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania.
C-3Ukształtowanie umiejętności z zakresu zastosowania układu konfigurowalnego do rozwiązania konkretnych zadań lub problemów.
Treści programoweT-W-2Podstawy programowalnych układów logicznych.
Metody nauczaniaM-1Wykład informacyjny
Sposób ocenyS-3Ocena podsumowująca: Egzamin ustny z pytaniami praktycznymi.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student potrafi w podstawowy sposów scharakteryzować programowalne układy logiczne.
3,5Student potrafi scharakteryzować ze zrozumieniem programowalne układy logiczne.
4,0Student potrafi scharakteryzować ze zrozumieniem i wskazać zastosowania programowalnych układów logicznych.
4,5Student potrafi scharakteryzować ze zrozumieniem i wskazać zastosowania oraz zanalizować programowalne układy logiczne.
5,0Student potrafi scharakteryzować ze zrozumieniem, wskazać zastosowania, zanalizować oraz dokonać syntezy programowalnych układów logicznych.
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_1A_O4/07_W02W wyniku przeprowadzonych zajęć student powinien być w stanie scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_W06zna wybrane języki i techniki programowania, podstawowe techniki projektowania i wytwarzania aplikacji oraz systemów informatycznych
I_1A_W16ma wiedzę dotyczącą możliwości zastosowania informatyki w różnych dziedzinach aktywności ludzkiej (np. w przemyśle, zarządzaniu i medycynie)
Cel przedmiotuC-1Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania.
C-3Ukształtowanie umiejętności z zakresu zastosowania układu konfigurowalnego do rozwiązania konkretnych zadań lub problemów.
Treści programoweT-W-1Języki opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.
Metody nauczaniaM-1Wykład informacyjny
Sposób ocenyS-3Ocena podsumowująca: Egzamin ustny z pytaniami praktycznymi.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student umie w sposób podstawowy scharakteryzować języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
3,5Student umie scharakteryzować ze zrozumieniem języki opisu sprzętu: VHDL, system Verilog, Verilog2001.
4,0Student umie scharakteryzować ze zrozumieniem języki opisu sprzętu: VHDL, system Verilog, Verilog2001 i wskazać ich zastosowania.
4,5Student umie scharakteryzować ze zrozumieniem oraz zanalizować języki opisu sprzętu: VHDL, system Verilog, Verilog2001 i wskazać ich zastosowania.
5,0Student umie scharakteryzować ze zrozumieniem i zanalizować języki opisu sprzętu: VHDL, system Verilog, Verilog2001 oraz wskazać ich zastosowania, a także dokonać ich syntezy.
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_1A_O4/07_U01Student będzie potrafił wykonać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_U01potrafi w zakresie podstawowym projektować, implementować i testować oprogramowanie
I_1A_U02potrafi aktywnie uczestniczyć w pracach projektowych zespołowych i indywidualnych
I_1A_U17potrafi ocenić przydatność rutynowych metod i narzędzi rozwiązania prostego zadania inżynierskiego, typowego dla reprezentowanej dyscypliny inżynierskiej oraz wybrać i zastosować właściwą metodę i narzędzia
I_1A_U03umie oceniać przydatność i stosować różne paradygmaty programowania, języki i środowiska programistyczne do rozwiązywania problemów dziedzinowych
Cel przedmiotuC-1Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania.
C-2Ukształtowanie umiejętności oceny jakości i zysku z wykorzystania układu FPGA zamiast konwencjonalnego mikroprocesora.
Treści programoweT-L-2Przeprowadzenie kosyntezy sprzętowo - programowej dla wybranego problemu.
T-L-3Przeprowadzenie syntezy poziomu architektury dla wybranego zadania.
T-L-4Optymalizacja wynikowej struktury procesora dla wybranego zadania.
T-L-1Zapoznanie się z językami opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.
T-W-2Podstawy programowalnych układów logicznych.
T-W-3Budowa układów CPLD i FPGA.
T-W-4Kosynteza sprzętowo-programowa oraz synteza poziomu architektury.
T-W-5Obliczanie parametrów układów konfigurowalnych.
T-W-1Języki opisu sprzętu: język VHDL, system Verilog oraz Verilog2001.
Metody nauczaniaM-3Metoda praktyczna - ćwiczenia laboratoryjne
Sposób ocenyS-1Ocena formująca: Sprawozdanie z ćwiczeń laboratoryjnych.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student potrafi wykonać podstawową syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
3,5Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji.
4,0Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny.
4,5Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny i analizy.
5,0Student potrafi wykonać i opisać syntezę własnego procesora w strukturze FPGA dla wybranej aplikacji oraz dokonać jej oceny i analizy, a także schrakteryzować etapy jej wykonania.
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_1A_O4/07_U02Student będzie potrafił wykonać projekt systemu z wykorzystaniem układu konfiguralnego.
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_U01potrafi w zakresie podstawowym projektować, implementować i testować oprogramowanie
I_1A_U02potrafi aktywnie uczestniczyć w pracach projektowych zespołowych i indywidualnych
I_1A_U04ma podstawowe umiejętności w zakresie programowania i podnoszenia niezawodności systemów wbudowanych
I_1A_U17potrafi ocenić przydatność rutynowych metod i narzędzi rozwiązania prostego zadania inżynierskiego, typowego dla reprezentowanej dyscypliny inżynierskiej oraz wybrać i zastosować właściwą metodę i narzędzia
I_1A_U18umie opisywać i analizować działanie prostych systemów elektronicznych, w tym systemów zawierających układy programowalne
I_1A_U05potrafi tworzyć i posługiwać się dokumentacją techniczną
Cel przedmiotuC-1Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania.
C-3Ukształtowanie umiejętności z zakresu zastosowania układu konfigurowalnego do rozwiązania konkretnych zadań lub problemów.
Treści programoweT-P-2Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - implementacja.
T-P-1Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - przygotowanie specyfikacji.
T-P-3Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - testowanie na układach.
Metody nauczaniaM-4Metoda praktyczna - metoda projektów
Sposób ocenyS-2Ocena podsumowująca: Sprawozdanie ze zrealizowanego podczas zajęć projektu.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student będzie potrafił wykonać w sposób podstawowy projekt układu konfiguralnego od specyfikacji przez implementację do testowania.
3,5Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania.
4,0Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania.
4,5Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania i dokonać jego analizy.
5,0Student będzie potrafił wykonać w sposób pełny projekt układu konfiguralnego od specyfikacji przez implementację do testowania oraz wskazać jego zastosowania i dokonać jego analizy i syntezy.
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaI_1A_O4/07_K01W wyniku przeprowadzonych zajęć student nabędzie zdolność do pracy projektowej realizowanej indywidualnie oraz zespołowo.
Odniesienie do efektów kształcenia dla kierunku studiówI_1A_K07rozumie społeczny i zawodowy kontekst informatyki oraz związanych z nim aspektów prawnych i etycznych
I_1A_K01świadomie rozumie potrzeby dokształcania i dzielenia się wiedzą
I_1A_K03ma świadomość odpowiedzialności za wspólnie realizowane zadania
Cel przedmiotuC-1Ukształtowanie umiejętności z zakresu wykonania projektu układu konfiguralnego od specyfikacji przez implementację do testowania.
Treści programoweT-P-2Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - implementacja.
T-P-1Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - przygotowanie specyfikacji.
T-P-3Projekt układu konfiguralnego na układach Xilinx Spartan3 oraz Altera MAX II - testowanie na układach.
Metody nauczaniaM-3Metoda praktyczna - ćwiczenia laboratoryjne
M-4Metoda praktyczna - metoda projektów
Sposób ocenyS-2Ocena podsumowująca: Sprawozdanie ze zrealizowanego podczas zajęć projektu.
S-1Ocena formująca: Sprawozdanie z ćwiczeń laboratoryjnych.
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student posiada zdolność do pracy projektowej na wybranych etapach realizacji. Potrafi organizować sobie pracę indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić niektóre typowe role.
3,5Student posiada zdolność do pracy projektowej na kilku etapach realizacji. Potrafi dość dobrze pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić niektóre typowe role.
4,0Student posiada zdolność do pracy projektowej na kilku etapach realizacji. Potrafi dobrze pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić większość typowych ról.
4,5Student posiada zdolność do pracy projektowej na każdym etapie realizacji. Potrafi sprawnie pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić większość typowych ról.
5,0Student posiada zdolność do pracy projektowej na każdym etapie realizacji. Potrafi efektywnie pracować indywidualnie oraz zespołowo. Przy realizacji projektu moze pełnić wszystkie typowe role.