Zachodniopomorski Uniwersytet Technologiczny w Szczecinie

Wydział Elektryczny - Automatyka i robotyka (S2)
specjalność: Sterowanie w układach robotycznych

Sylabus przedmiotu Układy programowalne:

Informacje podstawowe

Kierunek studiów Automatyka i robotyka
Forma studiów studia stacjonarne Poziom drugiego stopnia
Tytuł zawodowy absolwenta magister inżynier
Obszary studiów nauki techniczne, studia inżynierskie
Profil ogólnoakademicki
Moduł
Przedmiot Układy programowalne
Specjalność Sterowanie w układach robotycznych
Jednostka prowadząca Katedra Inżynierii Systemów, Sygnałów i Elektroniki
Nauczyciel odpowiedzialny Witold Mickiewicz <Witold.Mickiewicz@zut.edu.pl>
Inni nauczyciele
ECTS (planowane) 2,0 ECTS (formy) 2,0
Forma zaliczenia zaliczenie Język polski
Blok obieralny Grupa obieralna

Formy dydaktyczne

Forma dydaktycznaKODSemestrGodzinyECTSWagaZaliczenie
laboratoriaL2 15 1,00,38zaliczenie
wykładyW2 15 1,00,62zaliczenie

Wymagania wstępne

KODWymaganie wstępne
W-1Podstawowa wiedza z teorii układów logicznych
W-2Podstawowa wiedza z zakresu techniki cyfrowej

Cele przedmiotu

KODCel modułu/przedmiotu
C-1Zapoznanie studentów z budową wewnętrzną programowalnych urządzeń logicznych
C-2Zapoznanie studentów z metodami projektowania systemów cyfrowych w oparciu o technologię PLD
C-3Ukształtowanie umiejętności projektowania układów cyfrowych w oparciu o technologię programowalnych urządzeń logicznych
C-4Ukształtowanie umiejętności stosowania języka VHDL do implementacji systemów cyfrowych w układach PLD

Treści programowe z podziałem na formy zajęć

KODTreść programowaGodziny
laboratoria
T-L-1Zasady implementacji cyfrowych układów kombinacyjnych i sekwencyjnych w układach FPGA z wykorzystaniem języka VHDL.2
T-L-2Implementacja automatów o skończonej liczbie stanów na przykładzie problemu eliminacjii drgań styków w układach klawiaturowych.2
T-L-3Implementacja złożonych systemów cyfrowych - układ odmierzania czasu z wyświetlaniem stanu3
T-L-4Implementacja złożonych systemów cyfrowych - generowanie obrazu w standardzie VGA na monitorze komputerowym3
T-L-5Implementacja systemu SoC z wykorzystaniem softprocesora i sprzętowego wspomagania obliczeń.4
T-L-6Zaliczenie zajęć1
15
wykłady
T-W-1Teoria cyfrowych systemów funkcjonalnie pełnych i jej związek z konstrukcją wewnętrzną układów PLD.2
T-W-2Układy CPLD i FPGA jako środowisko do implementacji układów cyfrowych i systemów mikroprocesorowych. Przegląd aktualnych języków opisu sprzętu2
T-W-3Implementacja układów kombinacyjnych, sekwencyjnych, automatów o skończonej liczbie stanów oraz algorytmicznych maszyn stanu w VHDL.3
T-W-4Moduły IP (Intellectual Property) i softprocesory.2
T-W-5Sprzętowe mechanizmy zwiększania szybkości obliczeń. Zegar systemowy - dystrybucja, zarządzanie, jakość sygnału zegarowego.2
T-W-6Realizacja sprzętowa algorytmów cyfrowego przetwarzania sygnałów2
T-W-7Systemy sprzętowo-programowe System On Chip. Przegląd aktualnego stanu technologii układów CPLD, FPGA i SoC.2
15

Obciążenie pracą studenta - formy aktywności

KODForma aktywnościGodziny
laboratoria
A-L-1Uczestnictwo w zajęciach laboratoryjnych15
A-L-2Przygotowanie do zajęć laboratoryjnych6
A-L-3Przygotowanie sprawozdań z ćwiczeń laboratoryjnych6
A-L-4Przygotowanie i powtórzenie materiału do zaliczeń3
30
wykłady
A-W-1Uczestnictwo w zajęciach15
A-W-2Studia literaturowe treści zaleconych przez wykładowcę10
A-W-3Zaliczenie pisemne wykładu1
A-W-4Konsultacje z wykładowcą4
30

Metody nauczania / narzędzia dydaktyczne

KODMetoda nauczania / narzędzie dydaktyczne
M-1Wykład informacyjny
M-2Wykład problemowy
M-3Ćwiczenia laboratoryjne

Sposoby oceny

KODSposób oceny
S-1Ocena formująca: Sprawdziany wstępne przed ćwiczeniami laboratoryjnymi
S-2Ocena podsumowująca: Pisemne zaliczenie wykładu w postaci testu wyboru
S-3Ocena podsumowująca: Ocena sprawozdań z przeprowadzonych ćwiczeń laboratoryjnych

Zamierzone efekty kształcenia - wiedza

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
AR_2A_D02-SUR_W01
Student zna strukturę wewnatrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
C-1, C-2T-W-1, T-W-3, T-W-2, T-W-7, T-W-5, T-W-6, T-W-4M-1, M-2S-1, S-2, S-3

Zamierzone efekty kształcenia - umiejętności

Zamierzone efekty kształceniaOdniesienie do efektów kształcenia dla kierunku studiówOdniesienie do efektów zdefiniowanych dla obszaru kształceniaOdniesienie do efektów kształcenia prowadzących do uzyskania tytułu zawodowego inżynieraCel przedmiotuTreści programoweMetody nauczaniaSposób oceny
AR_2A_D02-SUR_U01
Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
C-3, C-4T-L-1, T-L-2, T-L-3, T-L-4, T-L-5M-1, M-2, M-3S-1, S-3

Kryterium oceny - wiedza

Efekt kształceniaOcenaKryterium oceny
AR_2A_D02-SUR_W01
Student zna strukturę wewnatrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
2,0
3,0Student zna strukturę wewnętrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
3,5
4,0
4,5
5,0

Kryterium oceny - umiejętności

Efekt kształceniaOcenaKryterium oceny
AR_2A_D02-SUR_U01
Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
2,0
3,0Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
3,5
4,0
4,5
5,0

Literatura podstawowa

  1. K.Penkala, red., Specjalizowane Programowalne Układy Scalone, Wyd. P9olitechni Szczecińskiej, Szczecin, 2001
  2. Mark Zwoliński, Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, WKiŁ, Warszawa, 2007

Literatura dodatkowa

  1. J.Kalisz, Język VHDL w praktyce, WKiŁ, Warszawa, 2004

Treści programowe - laboratoria

KODTreść programowaGodziny
T-L-1Zasady implementacji cyfrowych układów kombinacyjnych i sekwencyjnych w układach FPGA z wykorzystaniem języka VHDL.2
T-L-2Implementacja automatów o skończonej liczbie stanów na przykładzie problemu eliminacjii drgań styków w układach klawiaturowych.2
T-L-3Implementacja złożonych systemów cyfrowych - układ odmierzania czasu z wyświetlaniem stanu3
T-L-4Implementacja złożonych systemów cyfrowych - generowanie obrazu w standardzie VGA na monitorze komputerowym3
T-L-5Implementacja systemu SoC z wykorzystaniem softprocesora i sprzętowego wspomagania obliczeń.4
T-L-6Zaliczenie zajęć1
15

Treści programowe - wykłady

KODTreść programowaGodziny
T-W-1Teoria cyfrowych systemów funkcjonalnie pełnych i jej związek z konstrukcją wewnętrzną układów PLD.2
T-W-2Układy CPLD i FPGA jako środowisko do implementacji układów cyfrowych i systemów mikroprocesorowych. Przegląd aktualnych języków opisu sprzętu2
T-W-3Implementacja układów kombinacyjnych, sekwencyjnych, automatów o skończonej liczbie stanów oraz algorytmicznych maszyn stanu w VHDL.3
T-W-4Moduły IP (Intellectual Property) i softprocesory.2
T-W-5Sprzętowe mechanizmy zwiększania szybkości obliczeń. Zegar systemowy - dystrybucja, zarządzanie, jakość sygnału zegarowego.2
T-W-6Realizacja sprzętowa algorytmów cyfrowego przetwarzania sygnałów2
T-W-7Systemy sprzętowo-programowe System On Chip. Przegląd aktualnego stanu technologii układów CPLD, FPGA i SoC.2
15

Formy aktywności - laboratoria

KODForma aktywnościGodziny
A-L-1Uczestnictwo w zajęciach laboratoryjnych15
A-L-2Przygotowanie do zajęć laboratoryjnych6
A-L-3Przygotowanie sprawozdań z ćwiczeń laboratoryjnych6
A-L-4Przygotowanie i powtórzenie materiału do zaliczeń3
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta

Formy aktywności - wykłady

KODForma aktywnościGodziny
A-W-1Uczestnictwo w zajęciach15
A-W-2Studia literaturowe treści zaleconych przez wykładowcę10
A-W-3Zaliczenie pisemne wykładu1
A-W-4Konsultacje z wykładowcą4
30
(*) 1 punkt ECTS, odpowiada około 30 godzinom aktywności studenta
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaAR_2A_D02-SUR_W01Student zna strukturę wewnatrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
Cel przedmiotuC-1Zapoznanie studentów z budową wewnętrzną programowalnych urządzeń logicznych
C-2Zapoznanie studentów z metodami projektowania systemów cyfrowych w oparciu o technologię PLD
Treści programoweT-W-1Teoria cyfrowych systemów funkcjonalnie pełnych i jej związek z konstrukcją wewnętrzną układów PLD.
T-W-3Implementacja układów kombinacyjnych, sekwencyjnych, automatów o skończonej liczbie stanów oraz algorytmicznych maszyn stanu w VHDL.
T-W-2Układy CPLD i FPGA jako środowisko do implementacji układów cyfrowych i systemów mikroprocesorowych. Przegląd aktualnych języków opisu sprzętu
T-W-7Systemy sprzętowo-programowe System On Chip. Przegląd aktualnego stanu technologii układów CPLD, FPGA i SoC.
T-W-5Sprzętowe mechanizmy zwiększania szybkości obliczeń. Zegar systemowy - dystrybucja, zarządzanie, jakość sygnału zegarowego.
T-W-6Realizacja sprzętowa algorytmów cyfrowego przetwarzania sygnałów
T-W-4Moduły IP (Intellectual Property) i softprocesory.
Metody nauczaniaM-1Wykład informacyjny
M-2Wykład problemowy
Sposób ocenyS-1Ocena formująca: Sprawdziany wstępne przed ćwiczeniami laboratoryjnymi
S-2Ocena podsumowująca: Pisemne zaliczenie wykładu w postaci testu wyboru
S-3Ocena podsumowująca: Ocena sprawozdań z przeprowadzonych ćwiczeń laboratoryjnych
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student zna strukturę wewnętrzną współczesnych programowalnych układów CPLD i FPGA, rozumie zasady ich programowania oraz zna zasady projektowania urządzeń elektronicznych z ich wykorzystaniem.
3,5
4,0
4,5
5,0
PoleKODZnaczenie kodu
Zamierzone efekty kształceniaAR_2A_D02-SUR_U01Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
Cel przedmiotuC-3Ukształtowanie umiejętności projektowania układów cyfrowych w oparciu o technologię programowalnych urządzeń logicznych
C-4Ukształtowanie umiejętności stosowania języka VHDL do implementacji systemów cyfrowych w układach PLD
Treści programoweT-L-1Zasady implementacji cyfrowych układów kombinacyjnych i sekwencyjnych w układach FPGA z wykorzystaniem języka VHDL.
T-L-2Implementacja automatów o skończonej liczbie stanów na przykładzie problemu eliminacjii drgań styków w układach klawiaturowych.
T-L-3Implementacja złożonych systemów cyfrowych - układ odmierzania czasu z wyświetlaniem stanu
T-L-4Implementacja złożonych systemów cyfrowych - generowanie obrazu w standardzie VGA na monitorze komputerowym
T-L-5Implementacja systemu SoC z wykorzystaniem softprocesora i sprzętowego wspomagania obliczeń.
Metody nauczaniaM-1Wykład informacyjny
M-2Wykład problemowy
M-3Ćwiczenia laboratoryjne
Sposób ocenyS-1Ocena formująca: Sprawdziany wstępne przed ćwiczeniami laboratoryjnymi
S-3Ocena podsumowująca: Ocena sprawozdań z przeprowadzonych ćwiczeń laboratoryjnych
Kryteria ocenyOcenaKryterium oceny
2,0
3,0Student potrafi zaprojektować prosty układ cyfrowy z wykorzystaniem technologii PLD, zaimplementować go w języku VHDL z wykorzystaniem podstawowych cech języka oraz zasymulować jego działanie.
3,5
4,0
4,5
5,0